論文の概要: An exploration of the noise sensitivity of the Shor's algorithm

• arxiv url: http://arxiv.org/abs/2509.00417v1
• Date: Sat, 30 Aug 2025 08:54:35 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-09-04 15:17:03.222984
• Title: An exploration of the noise sensitivity of the Shor's algorithm
• Title（参考訳）: Shorアルゴリズムの雑音感度に関する一検討
• Authors: Fusheng Yang, Zhipeng Liang, Zhengzhong Yi, Xuan Wang,
• Abstract要約: 本稿では,量子アルゴリズムが固有の雑音耐性特性を持ち,実装障壁を低減することを提案する。 回路レベルのノイズモデルを元の回路に直接適用することにより、ショアのアルゴリズムについて検討する。
• 参考スコア（独自算出の注目度）: 7.668628159028283
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum algorithms face significant challenges due to qubit susceptibility to environmental noise, and quantum error correction typically requires prohibitive resource overhead. This paper proposes that quantum algorithms may possess inherent noise resilience characteristics that could reduce implementation barriers. We investigate Shor's algorithm by applying circuit-level noise models directly to the original algorithm circuit. Our findings reveal that Shor's algorithm demonstrates superior fault tolerance under Z noise compared to X and Y noise. Focusing on the modular exponentiation circuit which is the core component of the algorithm, we conduct fault-tolerant position statistics on circuits with bit lengths from 4 to 9. The results show that under Z noise, fault-tolerant positions grow with the same quartic polynomial order as potential error positions as the problem scale increases. In contrast, fault tolerance under X and Y noise exhibits a strong dependence on the composite number N and the parameter a. Based on these findings, we develop an extrapolation method predicting that the minimum probability of a correct output of the modular exponentiation circuit to factor 2048 bit integers under biased noise is approximately 1.417*{10}^{-17}.
• Abstract（参考訳）: 量子アルゴリズムは、環境騒音に対するキュービットの感受性のために重大な課題に直面しており、量子エラー補正は典型的には禁止的なリソースオーバーヘッドを必要とする。 本稿では,量子アルゴリズムが固有の雑音耐性特性を持ち,実装障壁を低減することを提案する。 回路レベルのノイズモデルを元のアルゴリズム回路に直接適用することにより、ショアのアルゴリズムについて検討する。 以上の結果から,ShorのアルゴリズムはZノイズ下ではX,Yノイズよりも優れた耐故障性を示すことがわかった。 アルゴリズムのコアコンポーネントであるモジュラー指数回路に着目し,ビット長4～9の回路上で耐故障位置統計を行う。 その結果、Zノイズ下では、フォールトトレラントな位置は、問題スケールが大きくなるにつれて、ポテンシャル誤差位置と同じクォート多項式順序で増加することがわかった。 対照的に、XおよびY雑音下での耐故障性は、合成数Nとパラメータaに強く依存する。 これらの結果に基づき、偏波雑音下での2048ビット整数に対するモジュラー指数回路の正しい出力の最小確率は1.417*{10}^{-17} と推定する外挿法を開発した。

関連論文リスト

• Resilience-Runtime Tradeoff Relations for Quantum Algorithms [0.7371081631199642]
  アルゴリズム設計における主要なアプローチは、アルゴリズムのコンパイルにおける操作数を最小化することである。 摂動雑音に対するアルゴリズムのレジリエンスを特徴付ける枠組みを開発する。 我々は、このフレームワークがどのようにして特定のノイズに耐えられるアルゴリズムのコンパイルを識別できるかを示す。
  論文  参考訳（メタデータ） (2024-08-05T18:31:14Z)
• Optimized Noise Suppression for Quantum Circuits [0.40964539027092917]
  クロストークノイズは、例えば、クロス共鳴ベースの超伝導量子プロセッサにおける深刻なエラー源である。 Intrepidプログラミングアルゴリズムは、スワップ挿入によって最適化されたキュービットルーティングに関する以前の作業を拡張する。 最大127キュービットの2つのチップのクロストークノイズを特徴付けることで,提案手法の評価を行った。
  論文  参考訳（メタデータ） (2024-01-12T07:34:59Z)
• General noise-resilient quantum amplitude estimation [0.0]
  本稿では,雑音下での振幅推定と観測可能な新しいアルゴリズムを提案する。 興味深いことに、我々のアルゴリズムは量子回路の深さの異なるノイズに対して堅牢性を示す。
  論文  参考訳（メタデータ） (2023-12-02T09:27:40Z)
• Emergence of noise-induced barren plateaus in arbitrary layered noise models [44.99833362998488]
  変分量子アルゴリズムでは、パラメータ化された量子回路のパラメータは、問題の解を符号化するコスト関数を最小限に抑えるために最適化される。 層状雑音モデルを用いたパラメータ化量子回路において,ノイズ誘起バレンプラトー現象がどのように出現するか,その意味について論じる。
  論文  参考訳（メタデータ） (2023-10-12T15:18:27Z)
• Scalable noisy quantum circuits for biased-noise qubits [37.69303106863453]
  安定猫量子ビットの既存システムに動機づけられたビットフリップ誤差のみに影響されるバイアスノイズ量子ビットを考察する。 現実的なノイズモデルでは、位相フリップは無視できないが、Pauli-Twirling近似では、ベンチマークが最大106ドルのゲートを含む回路の正しさを確認できる。
  論文  参考訳（メタデータ） (2023-05-03T11:27:50Z)
• Modeling and mitigation of cross-talk effects in readout noise with applications to the Quantum Approximate Optimization Algorithm [0.0]
  雑音の緩和は、上界を導出する誤差まで行うことができる。 ノイズモデルとエラー軽減スキームの両方をテストするためにIBMのデバイスを使用した15(23)量子ビットの実験。 浅層深度ランダム回路によって生成されるHaar-random量子状態と状態に対して、同様の効果が期待できることを示す。
  論文  参考訳（メタデータ） (2021-01-07T02:19:58Z)
• A deep learning model for noise prediction on near-term quantum devices [137.6408511310322]
  我々は、量子デバイスからの実験データに基づいて畳み込みニューラルネットワークをトレーニングし、ハードウェア固有のノイズモデルを学ぶ。 コンパイラはトレーニングされたネットワークをノイズ予測器として使用し、期待されるノイズを最小限に抑えるために回路にゲートのシーケンスを挿入する。
  論文  参考訳（メタデータ） (2020-05-21T17:47:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。