論文の概要: A Multi-stage Error Diagnosis for APB Transaction
- arxiv url: http://arxiv.org/abs/2509.03554v1
- Date: Wed, 03 Sep 2025 05:07:56 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-09-05 20:21:09.923589
- Title: A Multi-stage Error Diagnosis for APB Transaction
- Title（参考訳）: APB取引における多段階誤り診断
- Authors: Cheng-Yang Tsai, Tzu-Wei Huang, Jen-Wei Shih, I-Hsiang Wang, Yu-Cheng Lin, Rung-Bin Lin,
- Abstract要約: 本研究では,階層型ランダムフォレストアーキテクチャを用いた自動エラー診断フレームワークを提案する。
マルチステージエラー診断では、事前訓練された4つのバイナリ分類器を使用して、外乱アクセス、アドレス破壊、データ破壊エラーを逐次検出する。
実験の結果、全体の精度は91.36%で、ほぼ完全な精度とアドレスエラーのリコールが得られた。
- 参考スコア（独自算出の注目度）: 7.048835022222235
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Functional verification and debugging are critical bottlenecks in modern System-on-Chip (SoC) design, with manual detection of Advanced Peripheral Bus (APB) transaction errors in large Value Change Dump (VCD) files being inefficient and error-prone. Addressing the 2025 ICCAD Contest Problem D, this study proposes an automated error diagnosis framework using a hierarchical Random Forest-based architecture. The multi-stage error diagnosis employs four pre-trained binary classifiers to sequentially detect Out-of-Range Access, Address Corruption, and Data Corruption errors, prioritizing high-certainty address-related faults before tackling complex data errors to enhance efficiency. Experimental results show an overall accuracy of 91.36%, with near-perfect precision and recall for address errors and robust performance for data errors. Although the final results of the ICCAD 2025 CAD Contest are yet to be announced as of the submission date, our team achieved first place in the beta stage, highlighting the method's competitive strength. This research validates the potential of hierarchical machine learning as a powerful automated tool for hardware debugging in Electronic Design Automation (EDA).
- Abstract（参考訳）: 機能検証とデバッギングは、システムオンチップ(SoC)設計において重要なボトルネックであり、大規模なバリューチェンジダンプ(VCD)ファイルにおいて、APB(Advanced Peripheral Bus)トランザクションエラーを手動で検出する。
2025年のICCADコンテスト問題に対処し,階層型ランダムフォレストアーキテクチャを用いた自動エラー診断フレームワークを提案する。
マルチステージエラー診断では、4つの事前訓練されたバイナリ分類器を使用して、アウト・オブ・ラウンジアクセス、アドレス破壊、データ破壊エラーを逐次検出し、複雑なデータエラーに対処して効率を高める前に、高精度なアドレス関連障害を優先順位付けする。
実験の結果、全体の精度は91.36%で、ほぼ完全な精度とアドレスエラーのリコール、データエラーの堅牢なパフォーマンスが示されている。
ICCAD 2025 CAD Contestの最終結果は提出日時点で発表されていないが,本研究チームは,本手法の競争力を強調したベータステージで1位を獲得した。
本研究は,電子設計自動化(EDA)におけるハードウェアデバッギングの強力な自動化ツールとしての階層型機械学習の可能性を検証する。
関連論文リスト
- Overlapping Error Correction Codes on Two-Dimensional Structures [0.0]
本研究では、重なり合うデータ領域によって誤り訂正符号(ECC)を強化する手法を提案する。
このアプローチは、2次元構造で構成された複数のECCで同じデータ領域を保護することで構成される。
重なり合うECCの異なる構成を解析し、エラー検出と修正能力、スケーラビリティ、信頼性に関する提案を評価した。
論文 参考訳（メタデータ） (2025-04-16T14:53:12Z) - Focused-DPO: Enhancing Code Generation Through Focused Preference Optimization on Error-Prone Points [51.40935517552926]
Focused-DPOは、優先度最適化を重要なエラー発生箇所に向けることで、コード生成を強化するフレームワークである。
エラーを起こしやすい点に焦点を当てることで、Focused-DPOはモデル生成コードの正確性と機能を向上させる。
論文 参考訳（メタデータ） (2025-02-17T06:16:02Z) - Defect Detection Network In PCB Circuit Devices Based on GAN Enhanced YOLOv11 [1.6775954077761863]
本研究では, GANを用いた改良YOLOv11モデルを用いたプリント基板(PCB)の表面欠陥検出手法を提案する。
このアプローチは、欠落穴、ラットの噛み傷、オープンサーキット、ショートサーキット、バー、仮想溶接の6つの一般的な欠陥タイプを特定することに焦点を当てている。
強化されたYOLOv11モデルはPCB欠陥データセットで評価され、精度、リコール、堅牢性を大幅に改善した。
論文 参考訳（メタデータ） (2025-01-12T17:26:24Z) - What You See Is What You Get: Attention-based Self-guided Automatic Unit Test Generation [3.8244417073114003]
本稿では,AUGER(Attention-based Self-guided Automatic Unit Test GenERation)アプローチを提案する。
AUGERには欠陥検出とエラートリガーという2つのステージがある。
F1スコアと欠陥検出精度で4.7%から35.3%向上した。
ユニットテスト生成において、最先端(SOTA)アプローチよりも23から84のエラーを発生させることができる。
論文 参考訳（メタデータ） (2024-12-01T14:28:48Z) - DTAAD: Dual Tcn-Attention Networks for Anomaly Detection in Multivariate Time Series Data [0.0]
本稿では,Transformer と Dual Temporal Convolutional Network (TCN) に基づく異常検出・診断モデル DTAAD を提案する。
予測精度の向上と相関性の向上のために,スケーリング手法とフィードバック機構を導入している。
7つの公開データセットに対する実験により、DTAADは検出および診断性能の両面で現在最先端のベースライン法の大部分を超えていることが確認された。
論文 参考訳（メタデータ） (2023-02-17T06:59:45Z) - Automatic Error Detection in Integrated Circuits Image Segmentation: A
Data-driven Approach [6.420068890493833]
本稿では,2種類のICセグメンテーションエラーを対象とする,データ駆動型自動エラー検出手法を提案する。
実業界から収集したIC画像データセットにおいて,既存のCNNによる画像分類と画像翻訳のアプローチを,追加の事前処理と後処理技術で適用することにより,エラー検出によりそれぞれ0.92/0.93,エラー検出により0.96/0.90のリコール/精度を達成できることを実証した。
論文 参考訳（メタデータ） (2022-11-08T00:58:10Z) - Fast and Accurate Error Simulation for CNNs against Soft Errors [64.54260986994163]
本稿では,誤りシミュレーションエンジンを用いて,コナールニューラルネットワーク(CNN)の信頼性解析のためのフレームワークを提案する。
これらの誤差モデルは、故障によって誘導されるCNN演算子の出力の破損パターンに基づいて定義される。
提案手法は,SASSIFIの欠陥効果の約99%の精度と,限定的なエラーモデルのみを実装した44倍から63倍までのスピードアップを実現する。
論文 参考訳（メタデータ） (2022-06-04T19:45:02Z) - DAE : Discriminatory Auto-Encoder for multivariate time-series anomaly
detection in air transportation [68.8204255655161]
識別オートエンコーダ(DAE)と呼ばれる新しい異常検出モデルを提案する。
通常のLSTMベースのオートエンコーダのベースラインを使用するが、いくつかのデコーダがあり、それぞれ特定の飛行フェーズのデータを取得する。
その結果,DAEは精度と検出速度の両方で良好な結果が得られることがわかった。
論文 参考訳（メタデータ） (2021-09-08T14:07:55Z) - Adaptive Anomaly Detection for Internet of Things in Hierarchical Edge
Computing: A Contextual-Bandit Approach [81.5261621619557]
階層エッジコンピューティング(HEC)を用いた適応型異常検出手法を提案する。
まず,複雑性を増した複数のDNNモデルを構築し,それぞれを対応するHEC層に関連付ける。
そこで我々は、文脈帯域問題として定式化され、強化学習ポリシーネットワークを用いて解決される適応モデル選択スキームを設計する。
論文 参考訳（メタデータ） (2021-08-09T08:45:47Z) - NADS: Neural Architecture Distribution Search for Uncertainty Awareness [79.18710225716791]
機械学習(ML)システムは、トレーニングデータとは異なるディストリビューションから来るテストデータを扱う場合、しばしばOoD(Out-of-Distribution)エラーに遭遇する。
既存のOoD検出アプローチはエラーを起こしやすく、時にはOoDサンプルに高い確率を割り当てることもある。
本稿では,すべての不確実性を考慮したアーキテクチャの共通構築ブロックを特定するために,ニューラルアーキテクチャ分布探索(NADS)を提案する。
論文 参考訳（メタデータ） (2020-06-11T17:39:07Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。