論文の概要: Hybrid unary-binary design for multiplier-less printed Machine Learning classifiers

• arxiv url: http://arxiv.org/abs/2509.15316v1
• Date: Thu, 18 Sep 2025 18:02:24 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-09-22 18:18:10.857512
• Title: Hybrid unary-binary design for multiplier-less printed Machine Learning classifiers
• Title（参考訳）: マルチプライヤレス印刷機械学習分類器のためのハイブリッド一元二項設計
• Authors: Giorgos Armeniakos, Theodoros Mantzakidis, Dimitrios Soudris,
• Abstract要約: Printed Electronics (PE)は、機械学習(ML)回路を実装するためのシリコンの柔軟性とコスト効率の代替手段を提供する。 本研究は,コストのかかるエンコーダを除去し,より効率的かつ乗算性のない分類器の実行を可能にする,代替算術とハイブリッドなユニタリバイナリアーキテクチャについて検討する。 6つのデータセットの評価では、エリアの46%、パワーの39%が平均で、精度の低下は最小限であり、他の最先端の設計を上回っている。
• 参考スコア（独自算出の注目度）: 3.0435742174040548
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Printed Electronics (PE) provide a flexible, cost-efficient alternative to silicon for implementing machine learning (ML) circuits, but their large feature sizes limit classifier complexity. Leveraging PE's low fabrication and NRE costs, designers can tailor hardware to specific ML models, simplifying circuit design. This work explores alternative arithmetic and proposes a hybrid unary-binary architecture that removes costly encoders and enables efficient, multiplier-less execution of MLP classifiers. We also introduce architecture-aware training to further improve area and power efficiency. Evaluation on six datasets shows average reductions of 46% in area and 39% in power, with minimal accuracy loss, surpassing other state-of-the-art MLP designs.
• Abstract（参考訳）: Printed Electronics (PE)は、機械学習(ML)回路を実装するためのシリコンの柔軟性とコスト効率の代替手段を提供するが、その大きな特徴は分類器の複雑さを制限する。 PEの低製造とNREコストを活用することで、設計者はハードウェアを特定のMLモデルに合わせることができ、回路設計を簡素化できる。 この研究は代替算術を探求し、コストのかかるエンコーダを除去し、MDP分類器の効率的で乗算性のない実行を可能にするハイブリッドなユニタリバイナリアーキテクチャを提案する。 また、面積と電力効率をさらに向上させるために、アーキテクチャ対応のトレーニングも導入する。 6つのデータセットの評価では、領域平均46%、電力39%が削減され、精度の低下は最小限であり、他の最先端のMLP設計を上回っている。

関連論文リスト

• MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [61.83256382177746]
  大きな言語モデル(LLM)は2.5Dに拡張することを約束している。 LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。 階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
  論文  参考訳（メタデータ） (2025-08-08T05:47:31Z)
• MiniCPM4: Ultra-Efficient LLMs on End Devices [126.22958722174583]
  MiniCPM4は、エンドサイドデバイス向けに明示的に設計された高効率な大規模言語モデル(LLM)である。 この効率性は、モデルアーキテクチャ、トレーニングデータ、トレーニングアルゴリズム、推論システムという4つの重要な側面において、体系的な革新を通じて達成します。
  論文  参考訳（メタデータ） (2025-06-09T16:16:50Z)
• Compact Yet Highly Accurate Printed Classifiers Using Sequential Support Vector Machine Circuits [0.6670927729669428]
  本稿では,最初のシーケンシャルサポートベクトルマシン(SVM)分類器を紹介する。 我々のSVMは平均6倍低い面積と4.6%の精度で出力される。
  論文  参考訳（メタデータ） (2025-02-03T16:30:27Z)
• LLMC: Benchmarking Large Language Model Quantization with a Versatile Compression Toolkit [55.73370804397226]
  鍵圧縮技術である量子化は、大きな言語モデルを圧縮し、加速することにより、これらの要求を効果的に軽減することができる。 本稿では,プラグアンドプレイ圧縮ツールキットであるLLMCについて,量子化の影響を公平かつ体系的に検討する。 この汎用ツールキットによって、我々のベンチマークはキャリブレーションデータ、アルゴリズム(3つの戦略)、データフォーマットの3つの重要な側面をカバーしています。
  論文  参考訳（メタデータ） (2024-05-09T11:49:05Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• Embedding Hardware Approximations in Discrete Genetic-based Training for Printed MLPs [1.4694098707981968]
  Printed Electronics (PE)は、伸縮性、適合性、および非有毒なハードウェアを可能にする。 PEは大きな機能サイズで制約されており、機械学習(ML)認識回路のような複雑な回路を実装することは困難である。 本稿では,ハードウェア近似をトレーニングプロセスに統合することにより,近似計算の利点を最大化する。
  論文  参考訳（メタデータ） (2024-02-05T11:52:23Z)
• Model-to-Circuit Cross-Approximation For Printed Machine Learning Classifiers [4.865819809855699]
  プリントエレクトロニクス(PE)は、オンデマンド製造、低い非再帰エンジニアリングコスト、サブセント製造コストを約束する。 PEにおける大きな特徴サイズは、PEにおける複雑なMLモデルの実現を禁止している。 本稿では,PEにおける複雑なMLモデルを実現するため,自動層間近似フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-03-14T22:11:34Z)
• Learning a Fourier Transform for Linear Relative Positional Encodings in Transformers [71.32827362323205]
  我々はLearner-Transformer (Learners)と呼ばれる線形変換器の新しいクラスを提案する。 様々な相対的位置エンコーディング機構(RPE)を組み込んでいる。 これらには、シーケンシャルデータに適用される正規の RPE 技術や、高次元ユークリッド空間に埋め込まれた幾何学的データを操作する新しい RPE などが含まれる。
  論文  参考訳（メタデータ） (2023-02-03T18:57:17Z)
• Cross-Layer Approximation For Printed Machine Learning Circuits [4.865819809855699]
  印刷エレクトロニクス(PE)における機械学習(ML)アーキテクチャに適した層間近似を提案し,実装する。 その結果, クロス近似は, 最先端の精密設計と比較して, 平均面積47%, 消費電力44%, 精度1%以下で最適設計を提供することを示した。
  論文  参考訳（メタデータ） (2022-03-11T13:41:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。