論文の概要: Error thresholds of toric codes with transversal logical gates
- arxiv url: http://arxiv.org/abs/2510.10835v1
- Date: Sun, 12 Oct 2025 22:57:00 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-10-14 18:06:30.125757
- Title: Error thresholds of toric codes with transversal logical gates
- Title（参考訳）: 逆論理ゲートを持つトーリック符号の誤差しきい値
- Authors: Yichen Xu, Yiqing Zhou, James P. Sethna, Eun-Ah Kim,
- Abstract要約: 本稿では,2つのエラー拡散機構がフォールトトレラント量子計算のしきい値に与える影響を定量化する。
tCNOTゲートは、最適ビットフリップエラー閾値を$p80$に下げ、トーリックコードメモリ閾値から$26%値下げすることを示した。
- 参考スコア（独自算出の注目度）: 5.203952901790516
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The threshold theorem promises a path to fault-tolerant quantum computation by suppressing logical errors, provided the physical error rate is below a critical threshold. While transversal gates offer an efficient method for implementing logical operations, they risk spreading errors and potentially lowering this threshold compared to a static quantum memory. Available threshold estimates for transversal circuits are empirically obtained and limited to specific, sub-optimal decoders. To establish rigorous bounds on the negative impact of error spreading by the transversal gates, we generalize the statistical mechanical (stat-mech) mapping from quantum memories to logical circuits. We establish a mapping for two toric code blocks that undergo a transversal CNOT (tCNOT) gate. Using this mapping, we quantify the impact of two independent error-spreading mechanisms: the spread of physical bit-flip errors and the spread of syndrome errors. In the former case, the stat-mech model is a 2D random Ashkin-Teller model. We use numerical simulation to show that the tCNOT gate reduces the optimal bit-flip error threshold to $p=0.080$, a $26\%$ decrease from the toric code memory threshold $p=0.109$. The case of syndrome error coexisting with bit-flip errors is mapped to a 3D random 4-body Ising model with a plane defect. There, we obtain a conservative estimate error threshold of $p=0.028$, implying an even more modest reduction due to the spread of the syndrome error compared to the memory threshold $p=0.033$. Our work establishes that an arbitrary transversal Clifford logical circuit can be mapped to a stat-mech model, and a rigorous threshold can be obtained correspondingly.
- Abstract（参考訳）: しきい値定理は、物理誤差率が臨界しきい値以下であれば、論理誤差を抑えることによって、フォールトトレラント量子計算への経路を約束する。
トランスバーサルゲートは論理演算を実装するための効率的な方法を提供するが、それらはエラーの拡散と、静的量子メモリと比較して閾値の低下を危険にさらしている。
伝送回路のしきい値推定は経験的に得られ、特定の最適デコーダに制限される。
逆ゲートによる誤差拡散の負の影響に対する厳密な境界を確立するために,量子メモリから論理回路への統計的機械的(スタティックメッチ)マッピングを一般化する。
トランスバーサルCNOT(tCNOT)ゲートを施した2つのトーリック符号ブロックのマッピングを確立する。
このマッピングを用いて、物理ビットフリップエラーの拡散とシンドロームエラーの拡散という、2つの独立したエラー拡散機構の影響を定量化する。
前者の場合、stat-mechモデルは2次元ランダムアシュキン・テラーモデルである。
我々は、tCNOTゲートが最適ビットフリップ誤差閾値を$p=0.080$、トーリック符号メモリ閾値$p=0.109$から$26\%$に下げることを示すため、数値シミュレーションを用いる。
ビットフリップ誤差と共存するシンドロームエラーを平面欠陥を有する3次元ランダム4体イジングモデルにマッピングする。
そこで, 保存的推定誤差閾値が$p=0.028$であることから, メモリ閾値が$p=0.033$であるのに対して, シンドロームエラーの拡散により, さらに控えめな低減が期待できる。
我々の研究は、任意の超越クリフォード論理回路を stat-mech モデルにマッピングでき、それに対応する厳密なしきい値を得ることができることを証明している。
関連論文リスト
- Leveraging erasure errors in logical qubits with metastable $^{171}$Yb atoms [4.3374029437939114]
量子誤り訂正符号と論理量子ビット回路をメタスタブルな171$Yb量子ビットで示す。
核スピン量子ビットのコヒーレント輸送における劣化誤差を強く抑制できることを示す。
我々は,中間回路消去測定に基づく復号中に誤り訂正を行い,$[4,2,2]$符号の論理量子ビット符号化を実演する。
論文 参考訳（メタデータ） (2025-06-16T17:29:05Z) - The surface code beyond Pauli channels: Logical noise coherence, information-theoretic measures, and errorfield-double phenomenology [0.0]
我々は、コヒーレントなコンポーネントと非コヒーレントなコンポーネントの両方を特徴とするエラーの下で、表面コードを考える。
非ゼロ非コヒーレントノイズ成分に対して、論理ノイズのコヒーレンスを指数関数的にコード距離で抑制することを示す。
論文 参考訳（メタデータ） (2024-12-30T16:14:55Z) - Statistical mechanical mapping and maximum-likelihood thresholds for the surface code under generic single-qubit coherent errors [0.0]
曲面符号における単一量子コヒーレント誤差、すなわち任意に選択できる軸に関する角度$alpha$による回転を考える。
回転軸のサブ空間にチャートした誤差補正位相の存在を数値的に確立し,対応する最大値の閾値を推定する。
論文 参考訳（メタデータ） (2024-10-29T18:23:23Z) - Robust Error Accumulation Suppression for Quantum Circuits [0.6282171844772421]
本稿では,量子コンピュータにおけるエラー管理のためのtextbfREAS (textitrobust error accumulation suppress) 技術を提案する。
本手法は、単一または2量子ビットゲートからなる任意の量子回路における誤差の蓄積を低減する。
我々はREASによって抑制できる一般的なデコヒーレンスノイズを導出する。
論文 参考訳（メタデータ） (2024-01-30T10:38:53Z) - Fault-tolerant quantum computation using large spin cat-codes [0.8640652806228457]
本研究では、スピンキャット符号を用いて、大きなスピンキュウトに符号化された量子ビットに基づいて、フォールトトレラントな量子誤り訂正プロトコルを構築する。
我々は、量子制御とライダーベルク封鎖を用いて、ランク保存されたCNOTゲートを含む普遍ゲートセットを生成する方法を示す。
これらの知見は、量子情報処理において、耐障害性、高いしきい値、リソースオーバーヘッドを低減できる可能性を持つ、大きなスピンで量子ビットを符号化する方法を舗装している。
論文 参考訳（メタデータ） (2024-01-08T22:56:05Z) - Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。
我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。
この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
論文 参考訳（メタデータ） (2023-07-17T18:00:01Z) - Witnessing entanglement in trapped-ion quantum error correction under
realistic noise [41.94295877935867]
量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。
トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。
次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
論文 参考訳（メタデータ） (2022-12-14T20:00:36Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z) - Exponential suppression of bit or phase flip errors with repetitive
error correction [56.362599585843085]
最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。
量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。
超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
論文 参考訳（メタデータ） (2021-02-11T17:11:20Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。