論文の概要: ShuffleV: A Microarchitectural Defense Strategy against Electromagnetic Side-Channel Attacks in Microprocessors

• arxiv url: http://arxiv.org/abs/2510.13111v1
• Date: Wed, 15 Oct 2025 03:09:42 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-16 20:13:28.484848
• Title: ShuffleV: A Microarchitectural Defense Strategy against Electromagnetic Side-Channel Attacks in Microprocessors
• Title（参考訳）: ShuffleV:マイクロプロセッサにおける電磁サイドチャネル攻撃に対するマイクロアーキテクチャ防御戦略
• Authors: Nuntipat Narkthong, Yukui Luo, Xiaolin Xu,
• Abstract要約: 本稿では,EMサイドチャネル攻撃に対するマイクロアーキテクチャ防衛戦略であるShuffleVを提案する。 オープンソースのRISC-Vコア上にShuffleVを構築し、異なるアプリケーションシナリオに適した6つの設計オプションを提供します。 我々は,Xilinx PYNQ-Z2 FPGA上でShuffleVを実装し,その性能を2つの代表的な犠牲者アプリケーションで検証した。
• 参考スコア（独自算出の注目度）: 10.917124131700312
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The run-time electromagnetic (EM) emanation of microprocessors presents a side-channel that leaks the confidentiality of the applications running on them. Many recent works have demonstrated successful attacks leveraging such side-channels to extract the confidentiality of diverse applications, such as the key of cryptographic algorithms and the hyperparameter of neural network models. This paper proposes ShuffleV, a microarchitecture defense strategy against EM Side-Channel Attacks (SCAs). ShuffleV adopts the moving target defense (MTD) philosophy, by integrating hardware units to randomly shuffle the execution order of program instructions and optionally insert dummy instructions, to nullify the statistical observation by attackers across repetitive runs. We build ShuffleV on the open-source RISC-V core and provide six design options, to suit different application scenarios. To enable rapid evaluation, we develop a ShuffleV simulator that can help users to (1) simulate the performance overhead for each design option and (2) generate an execution trace to validate the randomness of execution on their workload. We implement ShuffleV on a Xilinx PYNQ-Z2 FPGA and validate its performance with two representative victim applications against EM SCAs, AES encryption, and neural network inference. The experimental results demonstrate that ShuffleV can provide automatic protection for these applications, without any user intervention or software modification.
• Abstract（参考訳）: マイクロプロセッサのリアルタイム電磁(EM)エマネーションは、その上で実行されるアプリケーションの機密性をリークするサイドチャネルを示す。 近年の多くの研究は、暗号アルゴリズムの鍵やニューラルネットワークモデルのハイパーパラメータといった、様々なアプリケーションの機密性を抽出するために、このようなサイドチャネルを利用した攻撃を成功させてきた。 本稿では,EMサイドチャネル攻撃(SCA)に対するマイクロアーキテクチャ防衛戦略であるShuffleVを提案する。 ShuffleVは、ハードウェアユニットを統合し、プログラム命令の実行順序をランダムにシャッフルし、ダミー命令を任意に挿入し、繰り返し実行する攻撃者による統計的観察を無効にする、移動目標防衛(MTD)の哲学を採用している。 オープンソースのRISC-Vコア上にShuffleVを構築し、異なるアプリケーションシナリオに適した6つの設計オプションを提供します。 高速な評価を実現するため,ユーザが(1)設計オプション毎のパフォーマンスオーバーヘッドをシミュレートし,(2)作業負荷に対する実行のランダム性を検証するための実行トレースを生成するShuffleVシミュレータを開発した。 我々は、Xilinx PYNQ-Z2 FPGA上でShuffleVを実装し、EM SCA、AES暗号化、ニューラルネットワーク推論に対する2つの代表的な犠牲者アプリケーションを用いて、その性能を検証する。 実験の結果、ShuffleVはユーザーの介入やソフトウェアの変更なしにこれらのアプリケーションを自動的に保護できることがわかった。

関連論文リスト

• Unveiling ECC Vulnerabilities: LSTM Networks for Operation Recognition in Side-Channel Attacks [6.373405051241682]
  楕円曲線暗号に対するサイドチャネル攻撃を行うための新しい手法を提案する。 我々は、電力トレースを分析し、動作パターンを特定するために、LSTM(long-short-term memory)ニューラルネットワークを採用する。 本研究では、現在の対策、特に座標ランダム化手法は、側流路を保護するには不十分であることを示す。
  論文  参考訳（メタデータ） (2025-02-24T17:02:40Z)
• One-Step Diffusion Policy: Fast Visuomotor Policies via Diffusion Distillation [80.71541671907426]
  OneStep Diffusion Policy (OneDP)は、事前訓練された拡散政策から知識を単一ステップのアクションジェネレータに蒸留する新しいアプローチである。 OneDPはロボット制御タスクの応答時間を著しく短縮する。
  論文  参考訳（メタデータ） (2024-10-28T17:54:31Z)
• Beyond Over-Protection: A Targeted Approach to Spectre Mitigation and Performance Optimization [3.4439829486606737]
  LLVMの投機的負荷硬化は、投機状態を追跡し、誤特定時に値をマスキングすることで、漏洩を防止する。 既存のサイドチャネルモデル検証フレームワークであるScam-Vを拡張して、Spectre-PHT攻撃に対するプログラムの脆弱性をチェックし、slhアプローチを用いてプログラムの保護を最適化する。
  論文  参考訳（メタデータ） (2023-12-15T13:16:50Z)
• Code Polymorphism Meets Code Encryption: Confidentiality and Side-Channel Protection of Software Components [0.0]
  PolEnは、サイドチャネル攻撃を効果的に軽減するために、対策を組み合わせるツールチェーンとプロセッサアーキテクチャである。 コード暗号化はプロセッサ拡張によってサポートされ、マシン命令はCPU内でのみ復号化される。 プログラムの可観測環境を定期的に変更し、攻撃者が予測できないようにする。
  論文  参考訳（メタデータ） (2023-10-11T09:16:10Z)
• Citadel: Simple Spectre-Safe Isolation For Real-World Programs That Share Memory [8.414722884952525]
  緩和マイクロアーキテクチャ分離(RMI)と呼ばれる新しいセキュリティ機能を導入する。 RMIは、攻撃者とメモリを共有できない機密プログラムを許可し、情報漏洩を非投機的実行に制限する。 エンドツーエンドのプロトタイプであるCitadelは、Linuxをブートしてセキュアなアプリケーションを実行するFPGAベースのマルチコアプロセッサで構成されています。
  論文  参考訳（メタデータ） (2023-06-26T17:51:23Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)
• Versatile Weight Attack via Flipping Limited Bits [68.45224286690932]
  本研究では,展開段階におけるモデルパラメータを変更する新たな攻撃パラダイムについて検討する。 有効性とステルスネスの目標を考慮し、ビットフリップに基づく重み攻撃を行うための一般的な定式化を提供する。 SSA(Single sample attack)とTSA(Singr sample attack)の2例を報告した。
  論文  参考訳（メタデータ） (2022-07-25T03:24:58Z)
• Targeted Attack against Deep Neural Networks via Flipping Limited Weight Bits [55.740716446995805]
  我々は,悪質な目的で展開段階におけるモデルパラメータを修飾する新しい攻撃パラダイムについて検討する。 私たちのゴールは、特定のサンプルをサンプル修正なしでターゲットクラスに誤分類することです。 整数プログラミングにおける最新の手法を利用することで、このBIP問題を連続最適化問題として等価に再構成する。
  論文  参考訳（メタデータ） (2021-02-21T03:13:27Z)
• Covert Model Poisoning Against Federated Learning: Algorithm Design and Optimization [76.51980153902774]
  フェデレーテッド・ラーニング(FL)はパラメータ伝達中にFLモデルに対する外部攻撃に対して脆弱である。 本稿では,最先端の防御アグリゲーション機構に対処する有効なMPアルゴリズムを提案する。 実験の結果,提案したCMPアルゴリズムは,既存の攻撃機構よりも効果的で,かなり優れていることが示された。
  論文  参考訳（メタデータ） (2021-01-28T03:28:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。