論文の概要: Architecting Scalable Trapped Ion Quantum Computers using Surface Codes
- arxiv url: http://arxiv.org/abs/2510.23519v1
- Date: Mon, 27 Oct 2025 16:58:00 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-10-28 17:41:22.026988
- Title: Architecting Scalable Trapped Ion Quantum Computers using Surface Codes
- Title（参考訳）: 表面コードを用いたスケーラブルなトラップ付きイオン量子コンピュータの構築
- Authors: Scott Jones, Prakash Murali,
- Abstract要約: 現在のTIシステムは60量子ビット未満だが、Quantum Charge-Coupled Device (QCCD)と呼ばれるモジュラーアーキテクチャは、デバイスをスケールアップするための有望な道である。
本稿では,QCCDベースのシステムにおいて,標準的なQEC方式であるサーフェスコードを効率的に実装する方法について検討する。
- 参考スコア（独自算出の注目度）: 0.30079490585515334
- License: http://creativecommons.org/licenses/by-sa/4.0/
- Abstract: Trapped ion (TI) qubits are a leading quantum computing platform. Current TI systems have less than 60 qubits, but a modular architecture known as the Quantum Charge-Coupled Device (QCCD) is a promising path to scale up devices. There is a large gap between the error rates of near-term systems ($10^{-3}$ to $10^{-4}$) and the requirements of practical applications (below $10^{-9}$). To bridge this gap, we require Quantum Error Correction (QEC) to build \emph{logical qubits} that are composed of multiple physical qubits. While logical qubits have been demonstrated on TI qubits, these demonstrations are restricted to small codes and systems. There is no clarity on how QCCD systems should be designed to implement practical-scale QEC. This paper studies how surface codes, a standard QEC scheme, can be implemented efficiently on QCCD-based systems. To examine how architectural parameters of a QCCD system can be tuned for surface codes, we develop a near-optimal topology-aware compilation method that outperforms existing QCCD compilers by an average of 3.8X in terms of logical clock speed. We use this compiler to examine how hardware trap capacity, connectivity and electrode wiring choices can be optimised for surface code implementation. In particular, we demonstrate that small traps of two ions are surprisingly ideal from both a performance-optimal and hardware-efficiency standpoint. This result runs counter to prior intuition that larger traps (20-30 ions) would be preferable, and has the potential to inform design choices for upcoming systems.
- Abstract（参考訳）: Trapped ion (TI) qubitsは、主要な量子コンピューティングプラットフォームである。
現在のTIシステムは60量子ビット未満だが、Quantum Charge-Coupled Device (QCCD)と呼ばれるモジュラーアーキテクチャは、デバイスをスケールアップするための有望な道である。
短期システムのエラー率(10^{-3}$から10^{-4}$)と実用アプリケーションの要件(10^{-9}$以下)の間には大きなギャップがある。
このギャップを埋めるためには、複数の物理量子ビットからなる 'emph{logical qubits} を構築するために量子誤差補正(QEC)が必要である。
論理量子ビットはTI量子ビット上で実証されているが、これらのデモは小さなコードやシステムに限定されている。
実用的なQECを実装するためにQCCDシステムをどう設計すべきかは明らかになっていない。
本稿では,QCCDベースのシステムにおいて,標準的なQEC方式であるサーフェスコードを効率的に実装する方法について検討する。
そこで本研究では,QCCDコンパイラを論理クロックの速度で平均3.8倍の性能で上回る近似トポロジ対応コンパイル法を開発した。
このコンパイラを用いて,ハードウェアトラップ容量,接続性,電極配線選択を表面コード実装に最適化する方法について検討する。
特に、2つのイオンの小さなトラップは、性能最適化とハードウェア効率の両方の観点から驚くほど理想的であることを実証する。
この結果は、より大きなトラップ(20-30イオン)が好ましいという以前の直感に反し、今後のシステムの設計選択を通知する可能性がある。
関連論文リスト
- S-SYNC: Shuttle and Swap Co-Optimization in Quantum Charge-Coupled Devices [33.720436732911644]
S-SYNCは,シャットリングやスワップ操作の回数を最適化するコンパイラである。
S-SYNCはQCCDのユニークな特性を利用して、シャトルとSWAPの数を同時に効率的に管理するために一般的なSWAP操作を取り入れている。
提案手法は, シャットリング数を平均3.69倍に削減し, 量子アプリケーションの成功率を平均1.73倍に向上することを示す。
論文 参考訳（メタデータ） (2025-05-02T14:45:25Z) - Flexion: Adaptive In-Situ Encoding for On-Demand QEC in Ion Trap Systems [16.77947483425163]
キーとなる短期的目標は、何百万もの論理的操作を確実に実行可能なシステムを構築することである。
トラップイオン量子コンピュータ上でMQCをターゲットとする新しいシステムアーキテクチャを提案する。
1Qゲートの素量子ビットと2QゲートのQEC符号化論理量子ビットを用いたハイブリッド符号化方式Flexionを提案する。
論文 参考訳（メタデータ） (2025-04-22T22:44:47Z) - Quantum error detection in qubit-resonator star architecture [4.975090950840375]
並列性と効率的な局所的全接続性を提供する6量子星格子アーキテクチャを導入する。
将来、そのようなスターQPUを利用すれば、高い重み付けと重なり合う安定化器を備えたQEC符号を利用でき、符号化率を向上させることができる。
論文 参考訳（メタデータ） (2025-03-17T06:55:25Z) - Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。
特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。
我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
論文 参考訳（メタデータ） (2025-03-13T14:07:40Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Shuttling for Scalable Trapped-Ion Quantum Computers [2.8956730787977083]
トラップイオン量子コンピュータの効率的なシャットリングスケジュールを提案する。
提案手法は、最小限の時間ステップでシャットリングスケジュールを生成する。
提案されたアプローチの実装は、オープンソースのミュンヘン量子ツールキットの一部として公開されている。
論文 参考訳（メタデータ） (2024-02-21T19:00:04Z) - Transversal Injection: Using the Surface Code to Prepare Non-Pauli Eigenstates [37.94431794242543]
QEC(Quantum Error Correction)により、多数の物理量子ビットと好ましい論理的誤り率を持つシステムを使用することができる。
トランスバーサル・インジェクション(Transversal Injection)は、量子計算のリソース状態として使用できる論理的非パウリゲン領域を作成する新しい方法である。
論文 参考訳（メタデータ） (2023-12-27T03:32:03Z) - Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。
本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
論文 参考訳（メタデータ） (2022-06-10T10:54:46Z) - Roadmap for Rare-earth Quantum Computing [42.0895440675898]
固体中の希土類イオンは、将来の量子技術の最も多用途なプラットフォームの一つである。
1つの利点は、固体マトリックス内の強い自然トラップに閉じ込められたとしても、良好なコヒーレンス特性である。
50-100個のREイオンのクラスタは、小さなプロセッサで高忠実度量子ビットとして機能する。
論文 参考訳（メタデータ） (2021-03-29T16:28:29Z) - Architecting Noisy Intermediate-Scale Trapped Ion Quantum Computers [7.727277545143961]
Trapped ion (TI) は、NISQ (Noisy Intermediate-Scale Quantum) ハードウェアの開発において主要な候補である。
現在のTIシステムのサイズは小さく、5-20キュービットであり、通常は単一のトラップアーキテクチャを使用する。
50-100量子ビットの次の大きなマイルストーンに向けて、Quantum Charge Coupled Device (QCCD)と呼ばれるモジュラーアーキテクチャが提案されている。
論文 参考訳（メタデータ） (2020-04-09T17:40:10Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。