論文の概要: Architecting Noisy Intermediate-Scale Trapped Ion Quantum Computers
- arxiv url: http://arxiv.org/abs/2004.04706v1
- Date: Thu, 9 Apr 2020 17:40:10 GMT
- ステータス: 処理完了
- システム内更新日: 2023-05-25 08:32:14.056892
- Title: Architecting Noisy Intermediate-Scale Trapped Ion Quantum Computers
- Title（参考訳）: ノイズの多い中規模イオン量子コンピュータの構築
- Authors: Prakash Murali, Dripto M. Debroy, Kenneth R. Brown, Margaret Martonosi
- Abstract要約: Trapped ion (TI) は、NISQ (Noisy Intermediate-Scale Quantum) ハードウェアの開発において主要な候補である。
現在のTIシステムのサイズは小さく、5-20キュービットであり、通常は単一のトラップアーキテクチャを使用する。
50-100量子ビットの次の大きなマイルストーンに向けて、Quantum Charge Coupled Device (QCCD)と呼ばれるモジュラーアーキテクチャが提案されている。
- 参考スコア（独自算出の注目度）: 7.727277545143961
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Trapped ions (TI) are a leading candidate for building Noisy
Intermediate-Scale Quantum (NISQ) hardware. TI qubits have fundamental
advantages over other technologies such as superconducting qubits, including
high qubit quality, coherence and connectivity. However, current TI systems are
small in size, with 5-20 qubits and typically use a single trap architecture
which has fundamental scalability limitations. To progress towards the next
major milestone of 50-100 qubits, a modular architecture termed the Quantum
Charge Coupled Device (QCCD) has been proposed. In a QCCD-based TI device,
small traps are connected through ion shuttling. While the basic hardware
components for such devices have been demonstrated, building a 50-100 qubit
system is challenging because of a wide range of design possibilities for trap
sizing, communication topology and gate implementations and the need to match
diverse application resource requirements.
Towards realizing QCCD systems with 50-100 qubits, we perform an extensive
architectural study evaluating the key design choices of trap sizing,
communication topology and operation implementation methods. We built a design
toolflow which takes a QCCD architecture's parameters as input, along with a
set of applications and realistic hardware performance models. Our toolflow
maps the applications onto the target device and simulates their execution to
compute metrics such as application run time, reliability and device noise
rates. Using six applications and several hardware design points, we show that
trap sizing and communication topology choices can impact application
reliability by up to three orders of magnitude. Microarchitectural gate
implementation choices influence reliability by another order of magnitude.
From these studies, we provide concrete recommendations to tune these choices
to achieve highly reliable and performant application executions.
- Abstract（参考訳）: Trapped ion (TI) は、NISQ (Noisy Intermediate-Scale Quantum) ハードウェアを構築する主要な候補である。
TI量子ビットは超伝導量子ビットのような他の技術に対して、高い量子ビット品質、コヒーレンス、接続性などの根本的な利点がある。
しかし、現在のTIシステムのサイズは小さく、5-20キュービットであり、基本的なスケーラビリティの制限がある単一のトラップアーキテクチャを使用するのが一般的である。
50-100量子ビットの次の大きなマイルストーンに向けて、Quantum Charge Coupled Device (QCCD)と呼ばれるモジュラーアーキテクチャが提案されている。
QCCDベースのTIデバイスでは、イオン遮断によって小さなトラップが接続される。
このようなデバイスの基本ハードウェアコンポーネントが実証されているが、トラップサイズや通信トポロジ、ゲート実装など、さまざまなアプリケーションリソース要件に適合する必要性から、50-100キュービットシステムの構築は困難である。
本稿では,50-100キュービットのQCCDシステムの実現に向けて,トラップサイズ,通信トポロジ,運用手法の鍵となる設計選択を評価する。
我々はQCCDアーキテクチャのパラメータを入力として、アプリケーションと現実的なハードウェアパフォーマンスモデルとともに設計ツールフローを構築しました。
ツールフローは、アプリケーションをターゲットデバイスにマッピングし、実行をシミュレートして、アプリケーションの実行時間、信頼性、デバイスのノイズ率などのメトリクスを計算する。
6つのアプリケーションといくつかのハードウェア設計ポイントを用いて、トラップサイズと通信トポロジの選択がアプリケーションの信頼性に最大3桁の影響を与えていることを示す。
マイクロアーキテクチャのゲート実装の選択は、信頼性にさらに大きな影響を与える。
これらの研究から、信頼性が高くパフォーマンスの高いアプリケーション実行を実現するために、これらの選択を調整するための具体的な勧告を提供する。
関連論文リスト
- Architectural Patterns for Designing Quantum Artificial Intelligence Systems [25.42535682546052]
人工知能システムを強化するために量子コンピューティング技術を利用することで、トレーニングと推論時間を改善し、ノイズや敵攻撃に対する堅牢性を高め、精度を損なうことなくパラメータの数を減らすことが期待されている。
しかし、概念実証やシミュレーションを超えてこれらのシステムの実用的な応用を開発することは、量子ハードウェアの限界とそのようなシステムのソフトウェア工学における未発達の知識基盤によって大きな課題に直面している。
論文 参考訳（メタデータ） (2024-11-14T05:09:07Z) - AsCAN: Asymmetric Convolution-Attention Networks for Efficient Recognition and Generation [48.82264764771652]
本稿では,畳み込みブロックと変圧器ブロックを組み合わせたハイブリッドアーキテクチャAsCANを紹介する。
AsCANは、認識、セグメンテーション、クラス条件画像生成など、さまざまなタスクをサポートしている。
次に、同じアーキテクチャをスケールして、大規模なテキスト・イメージタスクを解決し、最先端のパフォーマンスを示す。
論文 参考訳（メタデータ） (2024-11-07T18:43:17Z) - Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。
ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
論文 参考訳（メタデータ） (2024-07-25T16:35:46Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Shuttling for Scalable Trapped-Ion Quantum Computers [2.8956730787977083]
トラップイオン量子コンピュータの効率的なシャットリングスケジュールを提案する。
提案手法は、最小限の時間ステップでシャットリングスケジュールを生成する。
提案されたアプローチの実装は、オープンソースのミュンヘン量子ツールキットの一部として公開されている。
論文 参考訳（メタデータ） (2024-02-21T19:00:04Z) - An Architecture for Improved Surface Code Connectivity in Neutral Atoms [3.3186866268167146]
我々は、中性原子配列からなる量子コンピュータに対処し、ハードウェアの物理的接続をより高い論理接続に変換する表面コードアーキテクチャを設計する。
通常の格子手術と比較すると、これは量子ビット全体のフットプリントと実行時間を削減し、小型のQEC回路に必要な時空オーバーヘッドを低減させる。
本稿では, 物理原子移動方式を用いて, 近接する葉柄群における量子ビット間の全接続を可能とし, 大規模回路に対して高い接続ルーティング空間を創出する, 層間格子手術を提案する。
論文 参考訳（メタデータ） (2023-09-24T00:10:47Z) - MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。
ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
論文 参考訳（メタデータ） (2022-05-25T11:08:20Z) - Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。
問題の大きさと問題グラフの次数で指数関数的に増大する。
これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
論文 参考訳（メタデータ） (2022-01-06T21:02:30Z) - Interleaving: Modular architectures for fault-tolerant photonic quantum
computing [50.591267188664666]
フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。
FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。
遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
論文 参考訳（メタデータ） (2021-03-15T18:00:06Z) - Hardware-Centric AutoML for Mixed-Precision Quantization [34.39845532939529]
従来の量子化アルゴリズムは、異なるハードウェアアーキテクチャを無視し、すべてのレイヤを均一に量子化する。
本稿では、強化学習を利用して量子化ポリシーを自動的に決定するハードウェア・アウェア自動量子化(HAQ)フレームワークを紹介する。
本フレームワークは, 固定ビット幅(8ビット)の量子化と比較して, 遅延を1.4-1.95x, エネルギー消費を1.9x削減した。
論文 参考訳（メタデータ） (2020-08-11T17:30:22Z) - Enhancing a Near-Term Quantum Accelerator's Instruction Set Architecture
for Materials Science Applications [0.050789261636931045]
数十から数百個のノイズ量子ビットを持つ量子コンピュータが現在開発中である。
これらの短期システムは、将来のフォールトトレラントな大規模量子コンピュータの非エラー訂正バージョンを単純にスケールダウンすることはできない。
我々は、短期的な量子コプロセッサを設計するために、アプリケーション・システム・キュービット協調設計手法を用いる。
論文 参考訳（メタデータ） (2020-03-06T22:44:49Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。