論文の概要: Optimized Memory Tagging on AmpereOne Processors

• arxiv url: http://arxiv.org/abs/2511.17773v1
• Date: Fri, 21 Nov 2025 20:39:31 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-25 18:34:24.415977
• Title: Optimized Memory Tagging on AmpereOne Processors
• Title（参考訳）: AmpereOneプロセッサ上でのメモリタグの最適化
• Authors: Shiv Kaushik, Mahesh Madhav, Nagi Aboulenein, Jason Bessette, Sandeep Brahmadathan, Ben Chaffin, Matthew Erler, Stephan Jourdan, Thomas Maciukenas, Ramya Masti, Jon Perry, Massimo Sutera, Scott Tetrick, Bret Toll, David Turley, Carl Worth, Atiq Bajwa,
• Abstract要約: ARM AArch64命令セットアーキテクチャへのメモリタグ拡張(MTE)は、メモリセーフなエスケープに対処するための貴重なツールである。 本稿では,アプリケーションメモリ管理を最優先のオーバーヘッド源として,ハードウェア・ソフトウェアスタック全体を解析する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by-sa/4.0/
• Abstract: Memory-safety escapes continue to form the launching pad for a wide range of security attacks, especially for the substantial base of deployed software that is coded in pointer-based languages such as C/C++. Although compiler and Instruction Set Architecture (ISA) extensions have been introduced to address elements of this issue, the overhead and/or comprehensive applicability have limited broad production deployment. The Memory Tagging Extension (MTE) to the ARM AArch64 Instruction Set Architecture is a valuable tool to address memory-safety escapes; when used in synchronous tag-checking mode, MTE provides deterministic detection and prevention of sequential buffer overflow attacks, and probabilistic detection and prevention of exploits resulting from temporal use-after-free pointer programming bugs. The AmpereOne processor, launched in 2024, is the first datacenter processor to support MTE. Its optimized MTE implementation uniquely incurs no memory capacity overhead for tag storage and provides synchronous tag-checking with single-digit performance impact across a broad range of datacenter class workloads. Furthermore, this paper analyzes the complete hardware-software stack, identifying application memory management as the primary remaining source of overhead and highlighting clear opportunities for software optimization. The combination of an efficient hardware foundation and a clear path for software improvement makes the MTE implementation of the AmpereOne processor highly attractive for deployment in production cloud environments.
• Abstract（参考訳）: メモリセーフティエスケープは、特にC/C++のようなポインタベースの言語でコード化された、デプロイされたソフトウェアの相当なベースに対して、幅広いセキュリティ攻撃のための起動パッドを形成し続けている。 コンパイラとインストラクション・セット・アーキテクチャ(ISA)拡張はこの問題の要素に対処するために導入されているが、オーバーヘッドや包括的な適用性は幅広い製品展開に限られている。 同期タグチェックモードで使用する場合、MTEは、シーケンシャルなバッファオーバーフロー攻撃の決定論的検出と防止、時間的使用後のポインタプログラミングバグによるエクスプロイトの確率論的検出と防止を提供する。 2024年に発売されたAmpereOneプロセッサは、MTEをサポートする最初のデータセンタープロセッサである。 最適化されたMTE実装は、タグストレージにメモリ容量のオーバーヘッドを発生させることなく、幅広いデータセンタクラスのワークロードに対して、単一桁のパフォーマンスへの影響のある同期タグチェックを提供する。 さらに,本論文では,アプリケーションメモリ管理を最優先のオーバヘッド源とし,ソフトウェア最適化の明確な機会を強調し,ハードウェア・ソフトウェアスタック全体を解析する。 効率的なハードウェア基盤とソフトウェア改善のための明確なパスを組み合わせることで、プロダクションクラウド環境へのデプロイに非常に魅力的な、AmpereOneプロセッサのMTE実装を実現している。

関連論文リスト

• Sparse-dLLM: Accelerating Diffusion LLMs with Dynamic Cache Eviction [72.27673320976933]
  Diffusion Large Language Models (dLLMs) は推論と並列デコードにおけるブレークスルーを可能にする。 現在のキャッシュ技術は、フルレイヤ状態を保存することでデコーディングを加速するが、メモリ使用量を大幅に増加させる。 Sparse-dLLMは、動的キャッシュ消去とスパースアテンションを統合した最初のトレーニングフリーフレームワークである。
  論文  参考訳（メタデータ） (2025-08-04T16:14:03Z)
• Secure Rewind and Discard on ARM Morello [0.0]
  CやC++のようなメモリアンセーフなプログラミング言語は、システムプログラミング、組み込みシステム、パフォーマンスクリティカルなアプリケーションにとって好まれる言語である。 以前のアプローチでは、x86アーキテクチャのランタイムアタックをターゲットとしたソフトウェアのレジリエンスを高める方法として、分離ドメインのセキュアドメイン再巻き戻し(SDRaD)が提案されていた。 SDRaD は、より軽量で高性能な Capability Hardware Enhanced RISC Instructions (CHERI) アーキテクチャで動作するように適応されている。
  論文  参考訳（メタデータ） (2024-07-05T13:41:59Z)
• CAMP: Compiler and Allocator-based Heap Memory Protection [23.84729234219481]
  我々は,ヒープメモリの破損を検知し,キャプチャする新しいサニタイザであるCAMPを提案する。 CAMPは様々なコンパイラ最適化戦略を可能にし、冗長で不要なチェックインスツルメンテーションを排除する。 実環境アプリケーションとSPEC CPUベンチマークの両方を用いてCAMPと既存のツールを比較した結果,実行時のオーバーヘッドを低減して,より優れたヒープ破損検出能力が得られることがわかった。
  論文  参考訳（メタデータ） (2024-06-04T19:37:41Z)
• Revisiting Main Memory-Based Covert and Side Channel Attacks in the Context of Processing-in-Memory [6.709670986126109]
  IMPACTは、プロセッサ・イン・メモリ(PiM)アーキテクチャの特徴を利用する主要なメモリベースのタイミング攻撃のセットである。 異なるPiMアプローチを利用する2つの隠蔽チャネルを構築します。 我々の秘密チャネルは、それぞれ8.2 Mb/sと14.8 Mb/sの通信スループットを達成しており、これは最先端のメインメモリベースの秘密チャネルよりも3.6倍と6.5倍高い。
  論文  参考訳（メタデータ） (2024-04-17T11:48:14Z)
• L2MAC: Large Language Model Automatic Computer for Extensive Code Generation [52.81694565226513]
  トランスフォーマーベースの大規模言語モデル(LLM)は、基盤となるトランスフォーマーアーキテクチャの固定コンテキストウィンドウによって制約される。 本稿では,L2MACを提案する。L2MACは,LLMをベースとした汎用型自動計算機(von Neumann Architecture)フレームワークで,長期的かつ一貫した出力生成を実現する。
  論文  参考訳（メタデータ） (2023-10-02T16:55:19Z)
• Capacity: Cryptographically-Enforced In-Process Capabilities for Modern ARM Architectures (Extended Version) [1.2687030176231846]
  Capacityは、機能ベースのセキュリティ原則を取り入れた、ハードウェア支援のプロセス内アクセス制御設計である。 独自のPAキーで認証されたプロセス内ドメインにより、Capacityはファイル記述子とメモリポインタを暗号化された参照に変換する。 Capacity対応のNGINX Webサーバプロトタイプや他の、機密性の高いリソースをさまざまなドメインに分離する一般的なアプリケーションを評価します。
  論文  参考訳（メタデータ） (2023-09-20T08:57:02Z)
• MeMOT: Multi-Object Tracking with Memory [97.48960039220823]
  私たちのモデルはMeMOTと呼ばれ、トランスフォーマーベースの3つの主要モジュールで構成されています。 MeMOTは広く採用されているMOTデータセット上で非常に競争力のあるパフォーマンスを観測する。
  論文  参考訳（メタデータ） (2022-03-31T02:33:20Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。