論文の概要: ChipMind: Retrieval-Augmented Reasoning for Long-Context Circuit Design Specifications

• arxiv url: http://arxiv.org/abs/2512.05371v1
• Date: Fri, 05 Dec 2025 02:09:49 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-13 22:40:56.869834
• Title: ChipMind: Retrieval-Augmented Reasoning for Long-Context Circuit Design Specifications
• Title（参考訳）: ChipMind: 長期回路設計仕様のための検索強化推論
• Authors: Changwen Xing, SamZaak Wong, Xinlai Wan, Yanfeng Lu, Mengli Zhang, Zebin Ma, Lei Qi, Zhengxiong Li, Nan Guan, Zhe Jiang, Xi Wang, Jun Yang,
• Abstract要約: 我々は、長大なIC仕様のために特別に設計された知識グラフ強化推論フレームワークであるChipMindを紹介する。 ChipMindはまず、回路仕様をドメイン固有の知識グラフ ChipKG に変換する。 次に、ChipKG-Augmented Reasoning機構を利用し、情報理論適応検索と論理的依存関係を動的にトレースし、意図認識のセマンティックフィルタリングと組み合わせ、無関係なノイズを誘発する。
• 参考スコア（独自算出の注目度）: 22.508372519635543
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: While Large Language Models (LLMs) demonstrate immense potential for automating integrated circuit (IC) development, their practical deployment is fundamentally limited by restricted context windows. Existing context-extension methods struggle to achieve effective semantic modeling and thorough multi-hop reasoning over extensive, intricate circuit specifications. To address this, we introduce ChipMind, a novel knowledge graph-augmented reasoning framework specifically designed for lengthy IC specifications. ChipMind first transforms circuit specifications into a domain-specific knowledge graph ChipKG through the Circuit Semantic-Aware Knowledge Graph Construction methodology. It then leverages the ChipKG-Augmented Reasoning mechanism, combining information-theoretic adaptive retrieval to dynamically trace logical dependencies with intent-aware semantic filtering to prune irrelevant noise, effectively balancing retrieval completeness and precision. Evaluated on an industrial-scale specification reasoning benchmark, ChipMind significantly outperforms state-of-the-art baselines, achieving an average improvement of 34.59% (up to 72.73%). Our framework bridges a critical gap between academic research and practical industrial deployment of LLM-aided Hardware Design (LAD).
• Abstract（参考訳）: 大規模言語モデル(LLM)は集積回路(IC)開発を自動化する大きな可能性を示しているが、その実践的展開は基本的に制限されたコンテキストウィンドウによって制限されている。 既存の文脈拡張法は、広範囲の複雑な回路仕様に対して効果的なセマンティックモデリングと徹底的なマルチホップ推論を実現するのに苦労している。 そこで我々はCipMindという新しい知識グラフ拡張推論フレームワークを紹介した。 ChipMindはまず、回路仕様をドメイン固有の知識グラフ ChipKG に変換する。 次に、ChipKG-Augmented Reasoning機構を利用し、情報理論適応型検索と論理的依存関係を動的にトレースし、意図認識のセマンティックフィルタリングと無関係なノイズを誘発し、検索完全性と精度を効果的にバランスさせる。 産業規模の仕様推論のベンチマークで評価され、ChipMindは最先端のベースラインを大きく上回り、平均34.59%(最大72.73%)の改善を達成した。 我々のフレームワークは、学術研究とLLM支援ハードウェアデザイン(LAD)の実践的産業展開の間に重要なギャップを埋める。

関連論文リスト

• Unlocking Symbol-Level Precoding Efficiency Through Tensor Equivariant Neural Network [84.22115118596741]
  シンボルレベルのプリコーディングにおいて,推論の複雑さの低いエンドツーエンドディープラーニング(DL)フレームワークを提案する。 提案手法は,従来の手法よりも約80倍の高速化を実現しつつ,SLPの大幅な性能向上を達成できることを示す。
  論文  参考訳（メタデータ） (2025-10-02T15:15:50Z)
• Learning to decode logical circuits [26.510386591426112]
  データ中心のモジュラーデコーダフレームワークであるMulti-Core Circuit Decoder(MCCD)を導入する。 MCCDは単一の量子ビットとエンタングリングゲートの両方を統一されたフレームワークで処理する。 提案手法はディープ論理量子回路における復号化問題に対するノイズモデル解である。
  論文  参考訳（メタデータ） (2025-04-23T18:00:04Z)
• Electronic Circuit Principles of Large Language Models [63.40394312901168]
  ECPは、推論時間学習を意味的な電気的力と推論時間推論にマッピングし、オームの法則とファラデーの法則によって支配される抵抗性ネットワークにマッピングする。 350の推論タスクと9つの高度なLCMにまたがる70,000のサンプルでECPを検証する。 ECPは、確立された15の戦略の有効性を説明し、国際情報学オリンピックと国際数理オリンピックの両方の参加者の上位80%を超える、新しいモジュラー介入の開発を指示する。
  論文  参考訳（メタデータ） (2025-02-05T16:22:33Z)
• Logic Synthesis Optimization with Predictive Self-Supervision via Causal Transformers [19.13500546022262]
  LSOformerは、自動回帰トランスフォーマーモデルと予測SSLを利用して、結果の質の軌道(QoR)を予測する新しいアプローチである。 LSOformerは、クロスアテンションモジュールを統合して、回路グラフと最適化シーケンスからの洞察をマージし、QoRメトリクスの予測精度を向上させる。
  論文  参考訳（メタデータ） (2024-09-16T18:45:07Z)
• ChipExpert: The Open-Source Integrated-Circuit-Design-Specific Large Language Model [40.91684362807029]
  ChipExpertは、IC設計分野に特化して設計された、最初のオープンソースの教育用LLMである。 ChipExpertは、現在最高のオープンソースベースモデル(Llama-3 8B)の1つでトレーニングされている。 我々は,ChipExpertの幻覚を緩和するために,検索型拡張世代システムを開発した。
  論文  参考訳（メタデータ） (2024-07-26T11:00:08Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Model-based Deep Learning Receiver Design for Rate-Splitting Multiple Access [65.21117658030235]
  本研究では,モデルベース深層学習(MBDL)に基づく実用的なRSMA受信機の設計を提案する。 MBDL受信機は、符号なしシンボル誤り率(SER)、リンクレベルシミュレーション(LLS)によるスループット性能、平均トレーニングオーバーヘッドの観点から評価される。 その結果,MBDLはCSIRが不完全なSIC受信機よりも優れていた。
  論文  参考訳（メタデータ） (2022-05-02T12:23:55Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。