論文の概要: TinyDéjàVu: Smaller Memory Footprint & Faster Inference on Sensor Data Streams with Always-On Microcontrollers

• arxiv url: http://arxiv.org/abs/2512.09786v1
• Date: Wed, 10 Dec 2025 16:07:17 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-11 15:14:53.588005
• Title: TinyDéjàVu: Smaller Memory Footprint & Faster Inference on Sensor Data Streams with Always-On Microcontrollers
• Title（参考訳）: TinyDéjàVu: 常時オンのマイクロコントローラによるセンサデータストリームのより小さなメモリフットプリントと高速推論
• Authors: Zhaolan Huang, Emmanuel Baccelli,
• Abstract要約: 推論に必要なRAMフットプリントを大幅に削減する新しいフレームワークと新しいアルゴリズムであるTinyDéjVuを紹介した。 TinyDéjVuは、RAM使用量の60%以上を節約し、最大90%の冗長計算を排除できることを示す。
• 参考スコア（独自算出の注目度）: 0.20052993723676893
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Always-on sensors are increasingly expected to embark a variety of tiny neural networks and to continuously perform inference on time-series of the data they sense. In order to fit lifetime and energy consumption requirements when operating on battery, such hardware uses microcontrollers (MCUs) with tiny memory budget e.g., 128kB of RAM. In this context, optimizing data flows across neural network layers becomes crucial. In this paper, we introduce TinyDéjàVu, a new framework and novel algorithms we designed to drastically reduce the RAM footprint required by inference using various tiny ML models for sensor data time-series on typical microcontroller hardware. We publish the implementation of TinyDéjàVu as open source, and we perform reproducible benchmarks on hardware. We show that TinyDéjàVu can save more than 60% of RAM usage and eliminate up to 90% of redundant compute on overlapping sliding window inputs.
• Abstract（参考訳）: 常時オンのセンサーは、さまざまな小さなニューラルネットワークを起動し、知覚するデータの時系列を継続的に推論することが期待されている。 このようなハードウェアは、バッテリーで操作する際の寿命とエネルギー消費の要求に適合するため、マイクロコントローラ(MCU)を使用し、メモリ予算は128kBのRAMを使用する。 このコンテキストでは、ニューラルネットワーク層を越えたデータフローの最適化が重要になります。 本稿では,一般的なマイクロコントローラハードウェア上でのセンサデータ時系列に,さまざまな小さなMLモデルを用いた推論によって要求されるRAMフットプリントを大幅に削減する,新しいフレームワークと新しいアルゴリズムであるTinyDéjàVuを紹介する。 我々はTinyDéjàVuの実装をオープンソースとして公開し、ハードウェア上で再現可能なベンチマークを実行する。 TinyDéjàVuはRAM使用量の60%以上を節約でき、オーバーラップするウィンドウ入力に対して最大90%の冗長計算を排除できる。

関連論文リスト

• MCUFormer: Deploying Vision Transformers on Microcontrollers with Limited Memory [76.02294791513552]
  我々はMCUFormerと呼ばれるハードウェア・アルゴリズムの協調最適化手法を提案し、メモリが極端に制限されたマイクロコントローラにビジョントランスフォーマーを配置する。 MCUFormerは320KBのメモリを持つ画像分類のためのImageNet上で73.62%のTop-1精度を実現している。
  論文  参考訳（メタデータ） (2023-10-25T18:00:26Z)
• Pex: Memory-efficient Microcontroller Deep Learning through Partial Execution [11.336229510791481]
  マイクロコントローラ深層学習のための新しい実行パラダイムについて論じる。 ニューラルネットワークの実行を変更して、メモリの完全なバッファーを作らないようにする。 これは演算子のプロパティを利用することで実現され、一度にインプット/アウトプットのごく一部を消費/生産することができる。
  論文  参考訳（メタデータ） (2022-11-30T18:47:30Z)
• On-Device Training Under 256KB Memory [62.95579393237751]
  本稿では,256KBのメモリでデバイス上でのトレーニングを可能にするアルゴリズム・システム協調設計フレームワークを提案する。 私たちのフレームワークは256KBと1MBのFlashで畳み込みニューラルネットワークのデバイス上での小さなトレーニングを可能にする最初のソリューションです。
  論文  参考訳（メタデータ） (2022-06-30T17:59:08Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)
• Generative Optimization Networks for Memory Efficient Data Generation [11.452816167207937]
  本稿では,生成最適化ネットワーク(GON)と呼ばれる新しいフレームワークを提案する。 GONは単一の識別器ネットワークを使用し、入力空間で最適化を行い、新しいデータサンプルを生成し、トレーニング時間とメモリ消費の効果的な妥協を実現する。 我々のフレームワークでは、検出F1スコアが最大で32%、メモリ消費が58%、トレーニングオーバーヘッドが最先端と比較してわずか5%高いことが示されています。
  論文  参考訳（メタデータ） (2021-10-06T16:54:33Z)
• MCUNet: Tiny Deep Learning on IoT Devices [62.752899523628066]
  効率的なニューラルネットワーク(TinyNAS)と軽量推論エンジン(TinyEngine)を共同で設計するフレームワークを提案する。 TinyNASは、まず検索空間を最適化してリソース制約に適合させ、次に最適化された検索空間におけるネットワークアーキテクチャを専門化する、2段階のニューラルネットワーク検索アプローチを採用している。 TinyEngineは、階層的に最適化するのではなく、全体的なネットワークトポロジに従ってメモリスケジューリングを適応し、メモリ使用量を4.8倍削減する。
  論文  参考訳（メタデータ） (2020-07-20T17:59:01Z)
• Efficient Neural Network Deployment for Microcontroller [0.0]
  本稿では,マイクロコントローラのための畳み込みニューラルネットワークの展開を探索し,一般化する。 メモリの節約と性能は、ARM Cortex-M CPU用に開発されたCMSIS-NNフレームワークと比較される。 最終的な目的は、トレーニングされたネットワーク重みを持つPyTorchモデルを消費するツールを開発することであり、低メモリ(キロバイトレベル)と限られた計算能力を持つマイクロコントローラのためにC/C++で最適化された推論エンジンとなる。
  論文  参考訳（メタデータ） (2020-07-02T19:21:05Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。