論文の概要: Surrogate Neural Architecture Codesign Package (SNAC-Pack)

• arxiv url: http://arxiv.org/abs/2512.15998v1
• Date: Wed, 17 Dec 2025 22:06:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-19 18:10:31.839061
• Title: Surrogate Neural Architecture Codesign Package (SNAC-Pack)
• Title（参考訳）: Surrogate Neural Architecture Codesign Package (SNAC-Pack)
• Authors: Jason Weitz, Dmitri Demler, Benjamin Hawks, Nhan Tran, Javier Duarte,
• Abstract要約: SNAC-Pack(Surrogate Neural Architecture Codesign Package)を提案する。 SNAC-PackはFPGAデプロイメントに焦点を当てたニューラルネットワークの発見と最適化を自動化する統合フレームワークである。 我々は、SNAC-Packを高エネルギー物理ジェットの分類タスクで実証し、63.84%の精度で資源推定を行う。
• 参考スコア（独自算出の注目度）: 0.5021531949915973
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Neural Architecture Search is a powerful approach for automating model design, but existing methods struggle to accurately optimize for real hardware performance, often relying on proxy metrics such as bit operations. We present Surrogate Neural Architecture Codesign Package (SNAC-Pack), an integrated framework that automates the discovery and optimization of neural networks focusing on FPGA deployment. SNAC-Pack combines Neural Architecture Codesign's multi-stage search capabilities with the Resource Utilization and Latency Estimator, enabling multi-objective optimization across accuracy, FPGA resource utilization, and latency without requiring time-intensive synthesis for each candidate model. We demonstrate SNAC-Pack on a high energy physics jet classification task, achieving 63.84% accuracy with resource estimation. When synthesized on a Xilinx Virtex UltraScale+ VU13P FPGA, the SNAC-Pack model matches baseline accuracy while maintaining comparable resource utilization to models optimized using traditional BOPs metrics. This work demonstrates the potential of hardware-aware neural architecture search for resource-constrained deployments and provides an open-source framework for automating the design of efficient FPGA-accelerated models.
• Abstract（参考訳）: Neural Architecture Searchはモデル設計を自動化するための強力なアプローチだが、既存の手法では実際のハードウェアのパフォーマンスを正確に最適化するのに苦労している。 本稿では,FPGAデプロイメントに着目したニューラルネットワークの発見と最適化を自動化する統合フレームワークであるSurrogate Neural Architecture Codesign Package(SNAC-Pack)を提案する。 SNAC-Packは、Neural Architecture Codesignのマルチステージ検索機能とResource utilizationとLatency Estimatorを組み合わせることで、各候補モデルに対して時間集約的な合成を必要とせずに、精度、FPGAリソース利用、レイテンシの多目的最適化を可能にする。 我々は、SNAC-Packを高エネルギー物理ジェットの分類タスクで実証し、63.84%の精度で資源推定を行う。 Xilinx Virtex UltraScale+VU13P FPGAで合成されたSNAC-Packモデルは、従来のBOPメトリクスを使用して最適化されたモデルに匹敵するリソース利用を維持しながら、ベースライン精度と一致する。 この研究は、リソース制約のあるデプロイメントをハードウェアに意識したニューラルアーキテクチャで探索する可能性を実証し、効率的なFPGAアクセラレーションモデルの設計を自動化するためのオープンソースのフレームワークを提供する。

関連論文リスト

• ZeroLM: Data-Free Transformer Architecture Search for Language Models [54.83882149157548]
  現在の自動プロキシ発見アプローチは、検索時間の拡張、データの過度なオーバーフィットへの感受性、構造的な複雑さに悩まされている。 本稿では,効率的な重み統計によるモデルキャパシティの定量化を目的とした,新しいゼロコストプロキシ手法を提案する。 本評価は,FlexiBERT ベンチマークで Spearman's rho 0.76 と Kendall's tau 0.53 を達成し,このアプローチの優位性を示すものである。
  論文  参考訳（メタデータ） (2025-03-24T13:11:22Z)
• AI-Driven Optimization of Hardware Overlay Configurations [0.0]
  本稿では,FPGAオーバレイ構成を最適化するAI駆動方式を提案する。 機械学習技術を活用することで、ハードウェアコンパイル前のさまざまな構成の実現可能性と効率を予測する。
  論文  参考訳（メタデータ） (2025-03-08T22:34:47Z)
• Neural Architecture Codesign for Fast Physics Applications [0.8692847090818803]
  物理応用のためのニューラルネットワーク符号の合理化のためのパイプラインを開発した。 ハードウェア効率の良いモデルを見つけるために,ニューラルネットワーク探索とネットワーク圧縮を2段階のアプローチで実施する。
  論文  参考訳（メタデータ） (2025-01-09T19:00:03Z)
• Task-Oriented Real-time Visual Inference for IoVT Systems: A Co-design Framework of Neural Networks and Edge Deployment [61.20689382879937]
  タスク指向エッジコンピューティングは、データ分析をエッジにシフトすることで、この問題に対処する。 既存の手法は、高いモデル性能と低いリソース消費のバランスをとるのに苦労している。 ニューラルネットワークアーキテクチャを最適化する新しい協調設計フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-10-29T19:02:54Z)
• Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
  視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。 ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
  論文  参考訳（メタデータ） (2024-07-25T16:35:46Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Auto-Train-Once: Controller Network Guided Automatic Network Pruning from Scratch [72.26822499434446]
  オートトレインオース (Auto-Train-Once, ATO) は、DNNの計算コストと記憶コストを自動的に削減するために設計された、革新的なネットワークプルーニングアルゴリズムである。 総合的な収束解析と広範な実験を行い,本手法が様々なモデルアーキテクチャにおける最先端性能を実現することを示す。
  論文  参考訳（メタデータ） (2024-03-21T02:33:37Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)
• FreeREA: Training-Free Evolution-based Architecture Search [17.202375422110553]
  FreeREAは、トレーニングなしメトリクスの最適化組み合わせを利用してアーキテクチャをランク付けする、独自のセルベースの進化NASアルゴリズムである。 本実験はNAS-Bench-101とNATS-Benchの共通ベンチマークを用いて,フリーレアがモデル自動設計のための高速で効率的かつ効果的な探索手法であることを実証した。
  論文  参考訳（メタデータ） (2022-06-17T11:16:28Z)
• HALF: Holistic Auto Machine Learning for FPGAs [1.9146960682777232]
  ディープニューラルネットワーク(DNN)は、画像や自然言語処理などの組み込みシステムに関連する領域において、複雑な問題を解決することができる。 特定のFPGAプラットフォームにDNNを効率よく実装するためには、例えばエネルギー効率など、膨大な設計パラメータを考慮する必要がある。 FPGA上でのDNN実装の質は, 自動的, 全体的設計手法により大幅に向上する。
  論文  参考訳（メタデータ） (2021-06-28T14:45:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。