Fugu-MT 論文翻訳(概要): Cutting Quantum Circuits Beyond Qubits

論文の概要: Cutting Quantum Circuits Beyond Qubits

arxiv url: http://arxiv.org/abs/2601.02064v1
Date: Mon, 05 Jan 2026 12:40:03 GMT
ステータス: 翻訳完了
システム内更新日: 2026-01-06 16:25:23.124554
Title: Cutting Quantum Circuits Beyond Qubits
Title（参考訳）: 量子回路を量子ビットを超えて切断する
Authors: Manav Seksaria, Anil Prabhakar,
Abstract要約: 我々は、量子回路切断を、混合次元四重項からなる異種レジスタに拡張する。本研究では,メモリ使用量を128MBから64KBに削減する8粒子次元8次元システムにおいて,メモリの優位性を実証する。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We extend quantum circuit cutting to heterogeneous registers comprising mixed-dimensional qudits. By decomposing non-local interactions into tensor products of local generalised Gell-Mann matrices, we enable the simulation and execution of high-dimensional circuits on disconnected hardware fragments. We validate this framework on qubit--qutrit ($2$--$3$) interfaces, achieving exact state reconstruction with a Total Variation Distance of 0 within single-precision floating-point tolerance. Furthermore, we demonstrate the memory advantage in an 8-particle, dimension-8 system, reducing memory usage from 128 MB to 64 KB per circuit.
Abstract（参考訳）: 我々は、量子回路切断を、混合次元四重項からなる異種レジスタに拡張する。非局所的相互作用を局所一般化したゲルマン行列のテンソル積に分解することにより、切断されたハードウェアフラグメント上の高次元回路のシミュレーションと実行を可能にする。我々は、このフレームワークをqubit--qutrit(2$--3$)インタフェース上で検証し、単一精度浮動小数点耐性において0のトータル変分距離で正確な状態再構成を実現する。さらに,メモリ使用量を128MBから64KBに削減する8粒子次元8次元システムにおいて,メモリの優位性を実証した。

関連論文リスト

XQuant: Breaking the Memory Wall for LLM Inference with KV Cache Rematerialization [58.92253769255316]
LLM推論はメモリフットプリントと帯域幅の要求のために困難である。 XQuantは、ハードウェアプラットフォームの急速に増加する計算能力を利用して、メモリボトルネックを取り除く。 XQuant-CLは、極端な圧縮のためにX埋め込みの層間類似性を利用する。
論文参考訳（メタデータ） (2025-08-14T06:52:38Z)
Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
論文参考訳（メタデータ） (2025-03-16T18:32:44Z)
Breaking the Memory Barrier: Near Infinite Batch Size Scaling for Contrastive Loss [59.835032408496545]
本稿では, コントラスト損失計算を任意の小ブロックに分割するタイルベースの戦略を提案する。分散システムの階層構造を活用するためのマルチレベルタイリング戦略も導入する。 SOTAメモリ効率のソリューションと比較すると、同等の速度を維持しながら、メモリの2桁の削減を実現している。
論文参考訳（メタデータ） (2024-10-22T17:59:30Z)
Quantized Neural Networks for Low-Precision Accumulation with Guaranteed Overflow Avoidance [68.8204255655161]
本稿では,推定時のアキュムレータの精度を下げる際に,数値オーバーフローを回避する量子化学習アルゴリズムを提案する。本手法は,浮動小数点点ベースラインに対するモデル精度を維持しつつ,アキュムレータの精度を低減できることを示す。
論文参考訳（メタデータ） (2023-01-31T02:46:57Z)
Approximate Quantum Compiling for Quantum Simulation: A Tensor Network based approach [1.237454174824584]
行列生成状態(MPS)から短深さ量子回路を生成する新しいアルゴリズムであるAQCtensorを導入する。我々のアプローチは、量子多体ハミルトニアンの時間進化から生じる量子状態の準備に特化している。 100量子ビットのシミュレーション問題に対して、AQCtensorは、結果の最適化回路の深さの少なくとも1桁の縮小を実現していることを示す。
論文参考訳（メタデータ） (2023-01-20T14:40:29Z)
Universal qudit gate synthesis for transmons [44.22241766275732]
超伝導量子プロセッサを設計する。本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
論文参考訳（メタデータ） (2022-12-08T18:59:53Z)
LLM.int8(): 8-bit Matrix Multiplication for Transformers at Scale [80.86029795281922]
トランスにおけるフィードフォワードおよびアテンションプロジェクション層に対するInt8行列乗算法を開発した。 175Bパラメータ16/32ビットのチェックポイントをロードし、Int8に変換し、直ちに使用することができる。
論文参考訳（メタデータ） (2022-08-15T17:08:50Z)
Synthesis of and compilation with time-optimal multi-qubit gates [0.46180371154032884]
我々は、Ising型とオール・ツー・オール接続を固定した量子コンピューティングプラットフォーム向けに、複数の量子ビットゲートを絡み合わせるクラスを開発する。我々は,全マルチキュービットゲートの時間スケールが,キュービット数でほぼ線形であることを数値的に示す。
論文参考訳（メタデータ） (2022-06-13T18:00:04Z)
Interconnect Parasitics and Partitioning in Fully-Analog In-Memory Computing Architectures [0.0]
完全アナログIMCアーキテクチャに実装したディープニューラルネットワーク(DNN)モデルの精度に及ぼすワイヤ寄生抵抗と容量の影響について検討した。本稿では,アナログ領域における計算を保ちながら寄生虫の影響を軽減するための分配機構を提案する。分割処理に要する余分な回路により,高消費電力化による精度の向上が期待できる。
論文参考訳（メタデータ） (2022-01-29T02:29:27Z)
IMAC: In-memory multi-bit Multiplication andACcumulation in 6T SRAM Array [5.29958909018578]
インメモリコンピューティングは、メモリアレイに計算のいくつかの側面を埋め込むことを目的としている。 6Tアレイ内で並列ドット生成を行うことができる新しいインメモリ乗算法を提案する。提案システムはエネルギー消費の6.24倍、遅延の9.42倍である。
論文参考訳（メタデータ） (2020-03-27T17:43:19Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。