論文の概要: CircuitLM: A Multi-Agent LLM-Aided Design Framework for Generating Circuit Schematics from Natural Language Prompts

• arxiv url: http://arxiv.org/abs/2601.04505v1
• Date: Thu, 08 Jan 2026 02:18:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-09 17:01:52.985634
• Title: CircuitLM: A Multi-Agent LLM-Aided Design Framework for Generating Circuit Schematics from Natural Language Prompts
• Title（参考訳）: CircuitLM: 自然言語プロンプトから回路スキーマを生成するための多エージェントLCM支援設計フレームワーク
• Authors: Khandakar Shakib Al Hasan, Syed Rifat Raiyan, Hasin Mahtab Alvee, Wahid Sadik,
• Abstract要約: 大型言語モデル(LLM)は、しばしば細かい詳細を幻覚し、電気的制約に違反し、機械で読めない出力を生成する。 ユーザプロンプトを構造化して視覚的に解釈可能なCircuitJSONスキーマに変換する,マルチエージェントLCM支援回路設計パイプラインであるCircuitLMを提案する。 この作業は、自然言語入力をデプロイ可能なハードウェア設計にブリッジし、非専門家による信頼性の高い回路プロトタイピングを可能にする。
• 参考スコア（独自算出の注目度）: 0.5219568203653523
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Generating accurate circuit schematics from high-level natural language descriptions remains a persistent challenge in electronics design, as large language models (LLMs) frequently hallucinate in granular details, violate electrical constraints, and produce non-machine-readable outputs. We present CircuitLM, a novel multi-agent LLM-aided circuit design pipeline that translates user prompts into structured, visually interpretable CircuitJSON schematics through five sequential stages: (i) LLM-based component identification, (ii) canonical pinout retrieval, (iii) chain-of-thought reasoning by an electronics expert agent, (iv) JSON schematic synthesis, and (v) force-directed SVG visualization. Anchored by a curated, embedding-powered component knowledge base. While LLMs often violate electrical constraints, CircuitLM bridges this gap by grounding generation in a verified and dynamically extensible component database, initially comprising 50 components. To ensure safety, we incorporate a hybrid evaluation framework, namely Dual-Metric Circuit Validation (DMCV), validated against human-expert assessments, which achieves high fidelity in microcontroller-centric designs. We evaluate the system on 100 diverse embedded-systems prompts across six LLMs and introduce DMCV to assess both structural and electrical validity. This work bridges natural language input to deployable hardware designs, enabling reliable circuit prototyping by non-experts. Our code and data will be made public upon acceptance.
• Abstract（参考訳）: 高レベルの自然言語記述から正確な回路図を生成することは、大きな言語モデル(LLM)がしばしば細かい詳細を幻覚し、電気的制約に違反し、機械で読めない出力を生成するため、電子設計において永続的な課題である。 ユーザプロンプトを構造化して視覚的に解釈可能なCircuitJSONスキーマに変換する,新しいマルチエージェントLCM支援回路設計パイプラインであるCircuitLMについて述べる。 i) LLM に基づくコンポーネント識別 (ii)標準ピンアウト検索 三 電子工学の専門家による推理の連鎖 (四)JSONスキーマ合成、及び (v)力によるSVG可視化。 キュレートされた埋め込み方式のコンポーネントナレッジベースによるアンコール。 LLMは電気的制約にしばしば違反するが、CircuitLMは50のコンポーネントからなる検証済みで動的に拡張可能なコンポーネントデータベースで生成することで、このギャップを埋める。 安全性を確保するため,マイクロコントローラを中心にした設計において高い忠実性を実現するためのハイブリッド評価フレームワークであるDMCV(Dual-Metric Circuit Validation)を組み込んだ。 本システムは,6つのLDMにまたがる100種類の組込みシステム上で評価し,構造的および電気的妥当性を評価するためにDMCVを導入した。 この作業は、自然言語入力をデプロイ可能なハードウェア設計にブリッジし、非専門家による信頼性の高い回路プロトタイピングを可能にする。 私たちのコードとデータは受け入れ次第公開されます。

関連論文リスト

• EEschematic: Multimodal-LLM Based AI Agent for Schematic Generation of Analog Circuit [3.0075075797261532]
  MLLM(Multimodal Large Language Model)に基づく自動アナログスキーマ生成のためのAIエージェントEEschematicを提案する。 EEschematicはテキスト、ビジュアル、シンボルのモダリティを統合し、SPICEネットリストを人間編集可能なフォーマットで表される図形に変換する。
  論文  参考訳（メタデータ） (2025-10-19T20:58:59Z)
• Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis [14.458529723566379]
  LLM(Large Language Model)は、PythonやC++などのプログラミング言語に使用される。 本稿では,LLMを利用してHLS(High-Level Synthesis)ベースのハードウェア設計を行う。
  論文  参考訳（メタデータ） (2025-02-19T17:53:59Z)
• Specifications: The missing link to making the development of LLM systems an engineering discipline [65.10077876035417]
  我々は、構造化出力、プロセスの監督、テストタイム計算など、これまでの分野の進歩について論じる。 モジュール型かつ信頼性の高いLCMシステムの開発に向けた研究の今後の方向性について概説する。
  論文  参考訳（メタデータ） (2024-11-25T07:48:31Z)
• Digital ASIC Design with Ongoing LLMs: Strategies and Prospects [0.0]
  大きな言語モデル(LLM)は、ハードウェア記述言語(HDL)コードの自動生成の可能性を秘め、将来性のある開発と見なされている。 本稿では,LLMをデジタルASIC設計に活用するためのターゲット戦略を提案する。
  論文  参考訳（メタデータ） (2024-04-25T05:16:57Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• LAMBO: Large AI Model Empowered Edge Intelligence [71.56135386994119]
  次世代エッジインテリジェンスは、オフロード技術を通じて様々なアプリケーションに恩恵をもたらすことが期待されている。 従来のオフロードアーキテクチャは、不均一な制約、部分的な認識、不確実な一般化、トラクタビリティの欠如など、いくつかの問題に直面している。 我々は、これらの問題を解決するための10億以上のパラメータを持つLarge AI Model-Based Offloading (LAMBO)フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-08-29T07:25:42Z)
• From Words to Wires: Generating Functioning Electronic Devices from Natural Language Descriptions [1.3747771628689167]
  現代言語モデルは、コード生成に類似した高レベルのテキスト記述から電子回路設計の能力を有することを示す。 電気部品のモデル知識を評価するPins100と、Arduinoエコシステムにおける一般的なマイクロコントローラ回路とコードの設計能力を評価するMicro25の2つのベンチマークを紹介する。 本研究は,放射線駆動型乱数生成器,絵文字キーボード,可視分光計,いくつかの補助装置など,中程度の複雑なデバイスの設計アシスタントとして言語モデルを使用する6つのケーススタディを含む。
  論文  参考訳（メタデータ） (2023-05-24T08:28:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。