論文の概要: Late Breaking Results: Conversion of Neural Networks into Logic Flows for Edge Computing

• arxiv url: http://arxiv.org/abs/2601.22151v1
• Date: Thu, 29 Jan 2026 18:59:50 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-30 16:22:50.107498
• Title: Late Breaking Results: Conversion of Neural Networks into Logic Flows for Edge Computing
• Title（参考訳）: 終末結果:エッジコンピューティングのためのニューラルネットワークから論理フローへの変換
• Authors: Daniel Stein, Shaoyi Huang, Rolf Drechsler, Bing Li, Grace Li Zhang,
• Abstract要約: 最先端の研究は依然として、膨大な数の乗算累積(MAC)演算を効率的に実行することに焦点を当てている。 本稿では,ニューラルネットワークを論理フローに変換することを提案する。 その結果、シミュレーションされたRISC-V CPUでは、レイテンシを最大14.9%削減できることがわかった。
• 参考スコア（独自算出の注目度）: 8.89228491380837
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Neural networks have been successfully applied in various resource-constrained edge devices, where usually central processing units (CPUs) instead of graphics processing units exist due to limited power availability. State-of-the-art research still focuses on efficiently executing enormous numbers of multiply-accumulate (MAC) operations. However, CPUs themselves are not good at executing such mathematical operations on a large scale, since they are more suited to execute control flow logic, i.e., computer algorithms. To enhance the computation efficiency of neural networks on CPUs, in this paper, we propose to convert them into logic flows for execution. Specifically, neural networks are first converted into equivalent decision trees, from which decision paths with constant leaves are then selected and compressed into logic flows. Such logic flows consist of if and else structures and a reduced number of MAC operations. Experimental results demonstrate that the latency can be reduced by up to 14.9 % on a simulated RISC-V CPU without any accuracy degradation. The code is open source at https://github.com/TUDa-HWAI/NN2Logic
• Abstract（参考訳）: ニューラルネットワークは様々なリソースに制約のあるエッジデバイスに適用され、通常、グラフィックス処理ユニットの代わりに中央処理ユニット(CPU)が存在する。 最先端の研究は依然として、膨大な数の乗算累積(MAC)演算を効率的に実行することに焦点を当てている。 しかし、CPU自身は制御フロー論理、すなわちコンピュータアルゴリズムの実行に適しているため、そのような数学的操作を大規模に実行するのが得意ではない。 本稿では,CPU上でのニューラルネットワークの計算効率を向上させるため,実行のための論理フローに変換することを提案する。 具体的には、ニューラルネットワークはまず等価な決定木に変換され、そこから一定の葉を持つ決定経路が選択され、論理フローに圧縮される。 このような論理フローは、if と else の構造と MAC 演算の少ない数からなる。 実験の結果、シミュレーションされたRISC-V CPUでは、精度を低下させることなく、レイテンシを最大14.9%削減できることが示された。 コードはhttps://github.com/TUDa-HWAI/NN2Logicで公開されている。

関連論文リスト

• EncodingNet: A Novel Encoding-based MAC Design for Efficient Neural Network Acceleration [7.694043781601237]
  符号化に基づく新しいディジタル乗算累積(MAC)設計を提案する。 この新しい設計では、乗算器は単純な論理ゲートで置き換えられ、その結果を広いビット表現で表現する。 乗算関数は単純な論理表現に置き換えられるため、回路の臨界経路はより短くなる。
  論文  参考訳（メタデータ） (2024-02-25T09:35:30Z)
• Logic Design of Neural Networks for High-Throughput and Low-Power Applications [4.964773661192363]
  本稿では,ニューロンにおけるすべての操作,例えばMACやReLUを,対応する論理回路を備えたニューラルネットワークでフラット化し,実装することを提案する。 重み値をMACユニットに埋め込んで論理を単純化することにより、MACユニットの遅延と重み移動による消費電力を低減することができる。 さらに,ニューラルネットワークの論理設計の領域を削減するためのハードウェア・アウェア・トレーニング手法を提案する。
  論文  参考訳（メタデータ） (2023-09-19T10:45:46Z)
• INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
  計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
  論文  参考訳（メタデータ） (2023-08-11T04:24:39Z)
• Fast matrix multiplication for binary and ternary CNNs on ARM CPU [0.9135092203041721]
  ARMアーキテクチャを持つモバイルデバイスに対して, 3次, 3次, 2次行列乗算の高速アルゴリズムを提案する。 我々のアルゴリズムは、TNN、TBN、BNNの畳み込み層と完全に接続された層を推論するために利用できる。 ARM Cortex-A73 CPU上で実験的に評価し,その推論速度を実精度,8ビット,4ビットの量子化行列乗算の効率的な実装と比較した。
  論文  参考訳（メタデータ） (2022-05-18T14:52:34Z)
• Neural network relief: a pruning algorithm based on neural activity [47.57448823030151]
  重要でない接続を非活性化する簡易な重要スコア計量を提案する。 MNIST上でのLeNetアーキテクチャの性能に匹敵する性能を実現する。 このアルゴリズムは、現在のハードウェアとソフトウェアの実装を考えるとき、FLOPを最小化するように設計されていない。
  論文  参考訳（メタデータ） (2021-09-22T15:33:49Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)
• AQD: Towards Accurate Fully-Quantized Object Detection [94.06347866374927]
  本稿では,浮動小数点演算を除去するために,AQDと呼ばれる高精度な量子化オブジェクト検出ソリューションを提案する。 我々のAQDは、非常に低ビットのスキームの下での完全精度と比較して、同等またはそれ以上の性能を実現しています。
  論文  参考訳（メタデータ） (2020-07-14T09:07:29Z)
• Efficient Integer-Arithmetic-Only Convolutional Neural Networks [87.01739569518513]
  我々は従来のReLUを境界ReLUに置き換え、その減少は活性化量子化によるものであることを示す。 我々の整数ネットワークは、対応するFPNネットワークと同等の性能を発揮するが、メモリコストは1/4に過ぎず、最新のGPUでは2倍高速である。
  論文  参考訳（メタデータ） (2020-06-21T08:23:03Z)
• Performance Aware Convolutional Neural Network Channel Pruning for Embedded GPUs [6.035819238203187]
  コンボリューションチャネルの数を減少させ,初期サイズの12%を刈り取ることで,性能を損なう場合がある。 また,cuDNNで3倍,Arm Compute LibraryとTVMで10倍以上の性能向上を実現した。
  論文  参考訳（メタデータ） (2020-02-20T12:07:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。