論文の概要: Enabling Low-Latency Machine learning on Radiation-Hard FPGAs with hls4ml

• arxiv url: http://arxiv.org/abs/2602.15751v1
• Date: Tue, 17 Feb 2026 17:30:28 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-02-18 16:03:18.140979
• Title: Enabling Low-Latency Machine learning on Radiation-Hard FPGAs with hls4ml
• Title（参考訳）: hls4mlを用いた放射ハードFPGAにおける低レイテンシ機械学習の実現
• Authors: Katya Govorkova, Julian Garcia Pardinas, Vladimir Loncar, Victoria Nguyen, Sebastian Schmitt, Marco Pizzichemi, Loris Martinazzoli, Eluned Anne Smith,
• Abstract要約: 本稿では,FPGA上で実現可能な,超高速で放射能の高い機械学習(ML)アプリケーションの最初の実演について述べる。 我々は32サンプルのタイミング読み出しを圧縮する軽量オートエンコーダを開発した。 性能損失を最小限に抑えながら10ビットの重みに縮めることができることを示す。
• 参考スコア（独自算出の注目度）: 0.6253022837963071
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: This paper presents the first demonstration of a viable, ultra-fast, radiation-hard machine learning (ML) application on FPGAs, which could be used in future high-energy physics experiments. We present a three-fold contribution, with the PicoCal calorimeter, planned for the LHCb Upgrade II experiment, used as a test case. First, we develop a lightweight autoencoder to compress a 32-sample timing readout, representative of that of the PicoCal, into a two-dimensional latent space. Second, we introduce a systematic, hardware-aware quantization strategy and show that the model can be reduced to 10-bit weights with minimal performance loss. Third, as a barrier to the adoption of on-detector ML is the lack of support for radiation-hard FPGAs in the High-Energy Physics community's standard ML synthesis tool, hls4ml, we develop a new backend for this library. This new back-end enables the automatic translation of ML models into High-Level Synthesis (HLS) projects for the Microchip PolarFire family of FPGAs, one of the few commercially available and radiation hard FPGAs. We present the synthesis of the autoencoder on a target PolarFire FPGA, which indicates that a latency of 25 ns can be achieved. We show that the resources utilized are low enough that the model can be placed within the inherently protected logic of the FPGA. Our extension to hls4ml is a significant contribution, paving the way for broader adoption of ML on FPGAs in high-radiation environments.
• Abstract（参考訳）: 本稿では,将来の高エネルギー物理実験で使用可能なFPGA上での,実現可能な,超高速で放射能の高い機械学習(ML)アプリケーションの最初の実演について述べる。 テストケースとしてLHCb Upgrade II実験のために計画されているPicoCalのカロリーメータを用いた3倍のコントリビューションを提示する。 まず、PicoCalを代表とした32サンプルのタイミング読み出しを2次元ラテント空間に圧縮する軽量オートエンコーダを開発する。 第2に,ハードウェアを意識した量子化方式を導入し,性能損失を最小限に抑えながら10ビットの重みに縮めることができることを示す。 第3に、オン検出器MLの採用の障壁として、高エネルギー物理学コミュニティの標準ML合成ツールであるhls4mlにおける放射ハードFPGAのサポートの欠如として、このライブラリの新しいバックエンドを開発する。 この新しいバックエンドにより、MLモデルをMicrochip PolarFireファミリの高レベル合成(HLS)プロジェクトへの自動翻訳が可能になる。 対象のPolarFire FPGA上でオートエンコーダを合成することにより,25 nsのレイテンシを実現することができることを示す。 使用したリソースは十分に低く、FPGAの本質的に保護された論理内にモデルを置くことができることを示す。 hls4mlへの拡張は大きな貢献であり、高放射環境におけるFPGAへのMLの広範な採用の道を開く。

関連論文リスト

• Runtime Tunable Tsetlin Machines for Edge Inference on eFPGAs [0.2294388534633318]
  eFPGAはエッジ機械学習(ML)アプリケーションのハードウェアアクセラレータを低消費電力で設計することができる。 限られたeFPGA論理とメモリは計算能力とモデルサイズを著しく制限した。 提案するeFPGAアクセラレータは、リソース使用量の最小化と、スループットに対するオンフィールドリカバリの柔軟性の実現に重点を置いている。
  論文  参考訳（メタデータ） (2025-02-10T12:49:22Z)
• Low Latency Transformer Inference on FPGAs for Physics Applications with hls4ml [2.6892725687961394]
  本研究では, hls4ml を用いたフィールドプログラミング可能なゲートアレー (FPGA) におけるトランスフォーマアーキテクチャの効率的な実装を提案する。 VU13P FPGAチップへの展開は2us未満の達成であり、リアルタイムアプリケーションの可能性を示している。
  論文  参考訳（メタデータ） (2024-09-08T19:50:25Z)
• Investigating Resource-efficient Neutron/Gamma Classification ML Models Targeting eFPGAs [0.0]
  オープンソース組み込みFPGA(eFPGA)フレームワークは、ハードウェアに機械学習モデルを実装するための、代替的で柔軟な経路を提供する。 完全連結ニューラルネットワーク(fcNN)と強化決定木(BDT)モデルのeFPGA実装のパラメータ空間について検討する。 この研究結果は、テストチップの一部として統合されるeFPGAファブリックの仕様策定を支援するために使用される。
  論文  参考訳（メタデータ） (2024-04-19T20:03:30Z)
• Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference [11.614722231006695]
  数十億のパラメータを誇った大規模言語モデル(LLM)は、推論ワークロードの効率的なデプロイに対する大きな需要を生み出している。 本稿では,FPGA上でのLLM推論におけるモデル固有空間加速度の実現可能性と可能性について検討する。
  論文  参考訳（メタデータ） (2023-12-23T04:27:06Z)
• HARFLOW3D: A Latency-Oriented 3D-CNN Accelerator Toolflow for HAR on FPGA Devices [71.45672882756001]
  本研究では,3次元畳み込みニューラルネットワークをFPGAにマッピングするための,新しいストリーミングアーキテクチャベースのツールフローを提案する。 HARFLOW3Dツールフローは、ONNXフォーマットで3D CNNを入力し、FPGAの特性を記述する。 ツールフローが幅広いモデルやデバイスをサポートする能力は、様々な3D CNNとFPGAシステムペアに関する数多くの実験を通して示される。
  論文  参考訳（メタデータ） (2023-03-30T08:25:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。