Fugu-MT 論文翻訳(概要): A Scheduler for the Active Volume Architecture

論文の概要: A Scheduler for the Active Volume Architecture

arxiv url: http://arxiv.org/abs/2603.06376v1
Date: Fri, 06 Mar 2026 15:27:11 GMT
ステータス: 翻訳完了
システム内更新日: 2026-03-09 13:17:46.069875
Title: A Scheduler for the Active Volume Architecture
Title（参考訳）: アクティブボリュームアーキテクチャのためのスケジューリング
Abstract要約: アクティブボリュームブロックの実行タイミングを明示的にスケジューリングすることで,アクティブボリュームリソース推定の精度を向上させる。我々は,ブリッジおよびスタルステートキュービットのオーバヘッドに関する新しい公式を経験的に導き,実行時推定の精度を向上させる。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We improve the accuracy of Active Volume resource estimates by explicitly scheduling when Active Volume blocks execute. We present software that uses a greedy strategy to assign each logical qubit a role in each logical cycle (e.g., workspace, stale state storage, and bridge qubits). We empirically derive a novel formula for bridge- and stale-state-qubit overheads and improve the accuracy of runtime estimates, revealing that larger circuits can run on a given computer than previously predicted by analytic models. For a $4\times4$ Fermi-Hubbard simulation test circuit, this yields a $1.76\times$ runtime speedup with a $1.44\times$ reduction in bridge- and stale-state-qubit overheads compared to the model used in arXiv:2501.06165. Moreover, we show that for this test circuit, reaction times are insignificant in runtime estimates for computers with fewer than 600 logical qubits and that the number of reaction layers per logical cycle remains 1 in this regime. Our results pave the way for a full compilation pipeline for the Active Volume architecture and improved analytic resource estimates.
Abstract（参考訳）: アクティブボリュームブロックの実行タイミングを明示的にスケジューリングすることで,アクティブボリュームリソース推定の精度を向上させる。本稿では,各論理キュービットを各論理サイクル(例えば,ワークスペース,古い状態ストレージ,ブリッジキュービット)に割り当てるために,欲求戦略を用いるソフトウェアを提案する。本研究では,従来の解析モデルよりも大きな回路を与えられたコンピュータ上で動作させることができることを示す。 4,\times4$ Fermi-Hubbard シミュレーションテスト回路では、arXiv:2501.06165 で使用されるモデルと比較して、1.76\times$ランタイムのスピードアップと1.44\times$ブリッジとスタルステートキュービットのオーバーヘッドの削減が得られる。さらに、この試験回路では、600個の論理量子ビット未満のコンピュータに対して、反応時間は実行時推定において重要ではなく、論理回路当たりの反応層数が1のままであることを示す。その結果,Active Volumeアーキテクチャの完全なコンパイルパイプラインが実現され,分析資源の見積が向上した。

関連論文リスト

RushHour: A Dynamically Reconfigurable Lattice-Surgery Architecture [40.10865338207471]
本稿では、アンシラ空間の効率的な再構成、資源状態のジャスト・イン・タイム割り当て、論理量子ビットの動的回転を可能にする動的LSを提案する。ハードウェア・コンパイラの共同設計によりRushHourを用いた動的LSを実現する。最小のチップでは、ベンチマークの86%がRushHourでしか動作しないが、既存のアプローチでは1.2-3.5$times$大きなチップを必要とする。
論文参考訳（メタデータ） (2026-08-19T14:51:15Z)
General circuit compilation protocol into partially fault-tolerant quantum computing architecture [0.0]
本研究では,時空効率的なアナログ回転(STAR)アーキテクチャのための回路実行プロトコルを提案する。本プロトコルは,資源状態生成の並列的な試行と,共同測定のより頻繁な試行により,そのような時間のオーバーヘッドを低減することを目的としている。
論文参考訳（メタデータ） (2026-03-18T07:08:56Z)
LiQSS: Post-Transformer Linear Quantum-Inspired State-Space Tensor Networks for Real-Time 6G [85.58816960936069]
Sixth-Generation (6G) Open Radio Access Networks (O-RAN) における能動的およびエージェント的制御は、厳密なニアタイム(Near-RT)レイテンシと計算制約の下で制御グレードの予測を必要とする。本稿では,効率的な無線テレメトリ予測のための変圧器後パラダイムについて検討する。本稿では、自己アテンションを安定な状態空間動的カーネルに置き換える量子インスピレーション付き状態空間テンソルネットワークを提案する。
論文参考訳（メタデータ） (2026-01-18T12:08:38Z)
The Fast for the Curious: How to accelerate fault-tolerant quantum applications [101.46859364118622]
我々は、フォールトトレラント量子計算の実行時間を削減するための戦略を評価する。ハードウェア,フォールトトレランス,アルゴリズム的サブルーチンの共設計が実行時間を短縮する方法について論じる。
論文参考訳（メタデータ） (2025-10-30T02:27:55Z)
EconProver: Towards More Economical Test-Time Scaling for Automated Theorem Proving [64.15371139980802]
大規模言語モデル(LLM)は、最近、自動定理証明(ATP)の分野を進歩させた。 ATPモデルに対する異なるテスト時間スケーリング戦略は、推論にかなりの計算オーバーヘッドをもたらすことを示す。本稿では,統一EconRLパイプラインに統合可能な2つの補完手法を提案する。
論文参考訳（メタデータ） (2025-09-16T03:00:13Z)
$\texttt{SPECS}$: Faster Test-Time Scaling through Speculative Drafts [55.231201692232894]
$textttSPECS$は、投機的デコードにインスパイアされた遅延対応のテスト時間スケーリングメソッドである。我々の結果は、$textttSPECS$matchはビームサーチの精度を上回り、最大$sim$19.1%のレイテンシを削減していることを示している。
論文参考訳（メタデータ） (2025-06-15T05:50:05Z)
Exploring Microstructural Dynamics in Cryptocurrency Limit Order Books: Better Inputs Matter More Than Stacking Another Hidden Layer [9.2463347238923]
ニューラルネットワークに余分な隠蔽層やパラメータを追加することで、短期的な価格予測が真に向上するかどうかを検討することを目的としている。我々は,BTC/USDT LOBスナップショットを100ミリ秒から複数秒間隔で公開して,解釈可能なベースライン,ロジスティック回帰,XGBoostからディープアーキテクチャ(DeepLOB,Conv1D+LSTM)まで,モデルをベンチマークする。
論文参考訳（メタデータ） (2025-06-06T05:43:30Z)
Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays [38.6948808036416]
本稿では,大規模フォールトトレラント量子アルゴリズムのレイアウトと資源推定をサポートする低オーバヘッドアーキテクチャを提案する。 2048ビットのRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒である。
論文参考訳（メタデータ） (2025-05-21T18:00:18Z)
Compilation of Trotter-Based Time Evolution for Partially Fault-Tolerant Quantum Computing Architecture [0.6449786007855248]
2次元ハバードモデルハミルトンの時間発展をシミュレーションする効率的な方法を提案する。解析の結果, 単純直列コンパイルに比べて10倍以上の高速化が得られた。物理誤差率が$p_rm phys = 10-4$のデバイスの場合、地上でのエネルギー推定を高速化するためには、およそ6.5倍 104$ の物理量子ビットが必要であると推定する。
論文参考訳（メタデータ） (2024-08-27T10:07:34Z)
Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文参考訳（メタデータ） (2024-06-24T16:40:54Z)
FastFlowNet: A Lightweight Network for Fast Optical Flow Estimation [81.76975488010213]
ディセンス光学フロー推定は、多くのロボットビジョンタスクで重要な役割を果たしています。現在のネットワークはしばしば多くのパラメータを占有し、計算コストがかかる。提案したFastFlowNetは、周知の粗大なやり方で、以下のイノベーションで機能する。
論文参考訳（メタデータ） (2021-03-08T03:09:37Z)
CSM-NN: Current Source Model Based Logic Circuit Simulation -- A Neural Network Approach [5.365198933008246]
CSM-NNは、最適化されたニューラルネットワーク構造と処理アルゴリズムを備えたスケーラブルなシミュレーションフレームワークである。実験によると、CSM-NNはCPU上で動作する最先端のソースモデルベースのシミュレータと比較して、シミュレーション時間を最大6倍に短縮する。 CSM-NNはまた、HSPICEと比較して2%以下の誤差で高い精度のレベルを提供する。
論文参考訳（メタデータ） (2020-02-13T00:29:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。