論文の概要: Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays

• arxiv url: http://arxiv.org/abs/2505.15907v1
• Date: Wed, 21 May 2025 18:00:18 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-23 17:12:47.848198
• Title: Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays
• Title（参考訳）: 再構成可能なアトムアレイのための低オーバヘッドトランスバーサルアーキテクチャの資源分析
• Authors: Hengyun Zhou, Casey Duckering, Chen Zhao, Dolev Bluvstein, Madelyn Cain, Aleksander Kubica, Sheng-Tao Wang, Mikhail D. Lukin,
• Abstract要約: 本稿では,大規模フォールトトレラント量子アルゴリズムのレイアウトと資源推定をサポートする低オーバヘッドアーキテクチャを提案する。 2048ビットのRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒である。
• 参考スコア（独自算出の注目度）: 38.6948808036416
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Neutral atom arrays have recently emerged as a promising platform for fault-tolerant quantum computing. Based on these advances, including dynamically-reconfigurable connectivity and fast transversal operations, we present a low-overhead architecture that supports the layout and resource estimation of large-scale fault-tolerant quantum algorithms. Utilizing recent advances in fault tolerance with transversal gate operations, this architecture achieves a run time speed-up on the order of the code distance $d$, which we find directly translates to run time improvements of large-scale quantum algorithms. Our architecture consists of functional building blocks of key algorithmic subroutines, including magic state factories, quantum arithmetic units, and quantum look-up tables. These building blocks are implemented using efficient transversal operations, and we design space-time efficient versions of them that minimize interaction distance, thereby reducing atom move times and minimizing the volume for correlated decoding. We further propose models to estimate their logical error performance. We perform resource estimation for a large-scale implementation of Shor's factoring algorithm, one of the prototypical benchmarks for large-scale quantum algorithms, finding that 2048-bit RSA factoring can be executed with 19 million qubits in 5.6 days, for 1 ms QEC cycle times. This represents close to 50$\times$ speed-up of the run-time compared to existing estimates with similar assumptions, with no increase in space footprint.
• Abstract（参考訳）: ニュートラル原子配列は、最近、フォールトトレラント量子コンピューティングのための有望なプラットフォームとして登場した。 動的に再構成可能な接続と高速なトランスバーサル操作を含むこれらの進歩に基づき、大規模フォールトトレラント量子アルゴリズムのレイアウトとリソース推定をサポートする低オーバヘッドアーキテクチャを提案する。 このアーキテクチャは,近年の耐故障性向上とトランスバーサルゲート操作を利用して,コード距離$d$の順序で実行時の高速化を実現している。 我々のアーキテクチャは、マジックステートファクトリー、量子演算ユニット、量子ルックアップテーブルを含む、キーアルゴリズムのサブルーチンの関数的構築ブロックで構成されている。 これらのビルディングブロックは、効率的なトランスバーサル演算を用いて実装され、相互作用距離を最小化し、原子移動時間を短縮し、相関復号のためのボリュームを最小化する、時空間効率のよいビルディングブロックを設計する。 さらに,その論理的誤差性能を推定するモデルを提案する。 我々は、大規模量子アルゴリズムのプロトタイプベンチマークの一つであるShor's Factoringアルゴリズムの大規模実装のためのリソース推定を行い、2048ビットRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒であることがわかった。 これは、スペースフットプリントが増加せず、同様の仮定で既存の推定値と比較すると、50$\times$ランタイムのスピードアップに近い。

関連論文リスト

• Optimizing Multi-level Magic State Factories for Fault-Tolerant Quantum Architectures [0.8453577061453568]
  専用ゾーンをマルチレベルマジックステートファクトリと,効率的な論理演算のためのコアプロセッサとして考える。 物理量子資源推定は、少数の鍵パラメータを含む単純なモデルに還元されることを示す。
  論文  参考訳（メタデータ） (2024-11-06T21:25:34Z)
• Scalable Constant-Time Logical Gates for Large-Scale Quantum Computation Using Window-Based Correlated Decoding [11.657137510701165]
  フォールトトレラント量子コンピューティングにおける重要な課題は、論理ゲートを実装するオーバーヘッドを減らすことである。 本稿では,遅延固定回路とウィンドウベース相関復号回路を用いたアーキテクチャを提案する。 この設計は、定数時間と普遍論理ゲートのサポートを維持しながら、復号化の頻度と持続時間を著しく削減する。
  論文  参考訳（メタデータ） (2024-10-22T12:44:41Z)
• Compilation of Trotter-Based Time Evolution for Partially Fault-Tolerant Quantum Computing Architecture [0.6449786007855248]
  2次元ハバードモデルハミルトンの時間発展をシミュレーションする効率的な方法を提案する。 解析の結果, 単純直列コンパイルに比べて10倍以上の高速化が得られた。 物理誤差率が$p_rm phys = 10-4$のデバイスの場合、地上でのエネルギー推定を高速化するためには、およそ6.5倍 104$ の物理量子ビットが必要であると推定する。
  論文  参考訳（メタデータ） (2024-08-27T10:07:34Z)
• Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
  Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。 本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-07-24T14:21:41Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。