論文の概要: Unifying Logical and Physical Layout Representations via Heterogeneous Graphs for Circuit Congestion Prediction

• arxiv url: http://arxiv.org/abs/2603.11075v1
• Date: Tue, 10 Mar 2026 20:39:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-13 14:46:25.498602
• Title: Unifying Logical and Physical Layout Representations via Heterogeneous Graphs for Circuit Congestion Prediction
• Title（参考訳）: 回路混雑予測のための不均一グラフによる論理的・物理的レイアウト表現の統一
• Authors: Runbang Hu, Bo Fang, Bingzhe Li, Yuede Ji,
• Abstract要約: 回路成分と空間格子を単一のリレーショナル表現に統一する拡張ヘテロジニアスグラフ上に構築された検証フレームワークを提案する。 ISPD2015、CircuitNetN14、CircuitNet-N28といった産業ベンチマークの実験では、予測精度と相関指標における最先端手法に対する一貫した改善が示されている。
• 参考スコア（独自算出の注目度）: 3.6554546992139385
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: As Very Large Scale Integration (VLSI) designs continue to scale in size and complexity, layout verification has become a central challenge in modern Electronic Design Automation (EDA) workflows. In practice, congestion can only be accurately identified after detailed routing, making traditional verification both time-consuming and costly. Learning-based approaches have therefore been explored to enable early-stage congestion prediction and reduce routing iterations. However, although prior methods incorporate both netlist connectivity and layout features, they often model the two in a loosely coupled manner and primarily produce numerical congestion estimates. We propose VeriHGN, a verification framework built on an enhanced heterogeneous graph that unifies circuit components and spatial grids into a single relational representation, enabling more faithful modeling of the interaction between logical intent and physical realization. Experiments on industrial benchmarks, including ISPD2015, CircuitNet-N14, and CircuitNet-N28, demonstrate consistent improvements over state-of-the-art methods in prediction accuracy and correlation metrics.
• Abstract（参考訳）: Very Large Scale Integration (VLSI) の設計はサイズと複雑さを拡大し続けており、レイアウト検証は現代の電子設計自動化(EDA)ワークフローにおいて中心的な課題となっている。 実際には、混雑は詳細なルーティング後にのみ正確に識別できるため、従来の検証には時間と費用がかかります。 したがって、学習に基づくアプローチは、早期の混雑予測とルーティングの繰り返しを減らすために研究されている。 しかし、以前の手法ではネットリスト接続性とレイアウト機能の両方が組み込まれていたが、それらはしばしば疎結合で2つのモデルをモデル化し、主に数値的な混雑推定を生成する。 回路コンポーネントと空間グリッドを単一のリレーショナル表現に統合し,論理的意図と物理的実現の間の相互作用をより忠実にモデル化する,拡張ヘテロジニアスグラフ上に構築された検証フレームワークであるVeriHGNを提案する。 ISPD2015、CircuitNet-N14、CircuitNet-N28といった産業ベンチマークの実験では、予測精度と相関指標における最先端手法に対する一貫した改善が示されている。

関連論文リスト

• GEnSHIN: Graphical Enhanced Spatio-temporal Hierarchical Inference Network for Traffic Flow Prediction [0.7605656525323705]
  本稿では,交通流予測における複雑な時間依存性を扱うためのグラフ拡張S時間階層推論ネットワーク(GEnSHIN)を提案する。 公開データセットMETR-LAの実験では、GEnSHINが複数のメトリクスで比較モデルのパフォーマンスを上回ることが示されている。
  論文  参考訳（メタデータ） (2026-01-08T03:27:10Z)
• Resource Allocation in Hybrid Radio-Optical IoT Networks using GNN with Multi-task Learning [11.833896722352568]
  本稿では,光ニューラルOWCと電波周波数(RF)を統合したハイブリッドモノのインターネット(IoT)ネットワークにおけるデュアルテクノロジースケジューリングの問題に対処する。 本稿では,2段階グラフ埋め込みとトランスフォーマー(DGET)フレームワークを組み合わせた教師付きマルチタスク学習アーキテクチャを提案する。 提案フレームワークは、90%以上の分類精度で最適に近いスケジューリングを実現し、計算複雑性を低減し、部分的なチャネルオブザーバビリティの下で高いロバスト性を示す。
  論文  参考訳（メタデータ） (2025-10-29T15:02:28Z)
• TCCT-Net: Two-Stream Network Architecture for Fast and Efficient Engagement Estimation via Behavioral Feature Signals [58.865901821451295]
  本稿では,新しい2ストリーム機能融合 "Tensor-Convolution and Convolution-Transformer Network" (TCCT-Net) アーキテクチャを提案する。 時間空間領域における意味のあるパターンをよりよく学習するために、ハイブリッド畳み込み変換器を統合する「CT」ストリームを設計する。 並行して、時間周波数領域からリッチなパターンを効率的に抽出するために、連続ウェーブレット変換(CWT)を用いて情報を2次元テンソル形式で表現する「TC」ストリームを導入する。
  論文  参考訳（メタデータ） (2024-04-15T06:01:48Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• A Graph Deep Learning Framework for High-Level Synthesis Design Space Exploration [11.154086943903696]
  High-Level Synthesisは、アプリケーション固有の高速プロトタイピングのためのソリューションである。 本稿では,加速性能とハードウェアコストを共同で予測するグラフニューラルネットワークHLSを提案する。 提案手法は,一般的なシミュレータと同等の精度で予測できることを示す。
  論文  参考訳（メタデータ） (2021-11-29T18:17:45Z)
• Adaptive Anomaly Detection for Internet of Things in Hierarchical Edge Computing: A Contextual-Bandit Approach [81.5261621619557]
  階層エッジコンピューティング(HEC)を用いた適応型異常検出手法を提案する。 まず,複雑性を増した複数のDNNモデルを構築し,それぞれを対応するHEC層に関連付ける。 そこで我々は、文脈帯域問題として定式化され、強化学習ポリシーネットワークを用いて解決される適応モデル選択スキームを設計する。
  論文  参考訳（メタデータ） (2021-08-09T08:45:47Z)
• DAIS: Automatic Channel Pruning via Differentiable Annealing Indicator Search [55.164053971213576]
  畳み込みニューラルネットワークは,計算オーバーヘッドが大きいにもかかわらず,コンピュータビジョンタスクの実行において大きな成功を収めている。 構造的(チャネル)プルーニングは、通常、ネットワーク構造を保ちながらモデルの冗長性を低減するために適用される。 既存の構造化プルーニング法では、手作りのルールが必要であり、これは大きなプルーニング空間に繋がる可能性がある。
  論文  参考訳（メタデータ） (2020-11-04T07:43:01Z)
• Toward fast and accurate human pose estimation via soft-gated skip connections [97.06882200076096]
  本稿では,高精度かつ高効率な人間のポーズ推定について述べる。 我々は、最先端技術よりも精度と効率を両立させる文脈において、この設計選択を再分析する。 本モデルでは,MPII と LSP のデータセットから最先端の結果が得られる。
  論文  参考訳（メタデータ） (2020-02-25T18:51:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。