論文の概要: YANA: Bridging the Neuromorphic Simulation-to-Hardware Gap

• arxiv url: http://arxiv.org/abs/2604.03432v1
• Date: Fri, 03 Apr 2026 20:03:11 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-07 15:49:18.574425
• Title: YANA: Bridging the Neuromorphic Simulation-to-Hardware Gap
• Title（参考訳）: YANA: ニューロモルフィックなシミュレーションとハードウエアのギャップを埋める
• Authors: Brian Pachideh, Sven Nitzsche, Moritz Neher, Jann Krausse, Carmen Weigelt, Klaus Knobloch, Victor Pazmino Betancourt, Juergen Becker,
• Abstract要約: スパイキングニューラルネットワーク(SNN)は、従来のニューラルネットワーク(ANN)よりも大きなアドバンテージを約束する しかし、別のニューロモルフィック加速器(YANA)はニューロモルフィックコンピューティングのためのハードウェアおよびソフトウェアフレームワークを提供する。 AMD Kria KR260プラットフォーム上にデプロイされた単一のYANAコアは、740 LUT、918レジスタ、7 BRAM、24 URAMを使用し、最大217ドルのシナプスと21,000ドルのニューロンをサポートする。
• 参考スコア（独自算出の注目度）: 0.559314565030237
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Spiking Neural Networks (SNNs) promise significant advantages over conventional Artificial Neural Networks (ANNs) for applications requiring real-time processing of temporally sparse data streams under strict power constraints -- a concept known as the Neuromorphic Advantage. However, the limited availability of neuromorphic hardware creates a substantial simulation-to-hardware gap that impedes algorithmic innovation, hardware-software co-design, and the development of mature open-source ecosystems. To address this challenge, we introduce Yet Another Neuromorphic Accelerator (YANA), an FPGA-based digital SNN accelerator designed to bridge this gap by providing an accessible hardware and software framework for neuromorphic computing. YANA implements a five-stage, event-driven processing pipeline that fully exploits temporal and spatial sparsity while supporting arbitrary SNN topologies through point-to-point neuron connections. The architecture features an input preprocessing scheme that maintains steady event processing at one event per cycle without buffer overflow risks, and implements hardware-efficient event-driven neuron updates using lookup tables for leak calculations. We demonstrate YANA's sparsity exploitation capabilities through experiments on the Spiking Heidelberg Digits dataset, showing near-linear scaling of inference time with both spatial and temporal sparsity levels. Deployed on the accessible AMD Kria KR260 platform, a single YANA core utilizes 740 LUTs, 918 registers, 7 BRAMS and 24 URAMs, supporting up to $2^{17}$ synapses and $2^{10}$ neurons. We release the YANA framework as an open-source project, providing an end-to-end solution for training, optimizing, and deploying SNNs that integrates with existing neuromorphic computing tools through the Neuromorphic Intermediate Representation (NIR).
• Abstract（参考訳）: スパイキングニューラルネットワーク(SNN)は、時間的にスパースなデータストリームを厳格な制約の下でリアルタイムに処理する必要があるアプリケーション -- ニューロモルフィックアドバンテージ(Neuromorphic Advantage)と呼ばれるコンセプト -- に対して、従来のニューラルネットワーク(ANN)よりも大きなメリットを約束する。 しかし、ニューロモルフィックハードウェアの限られた可用性は、アルゴリズムの革新、ハードウェアとソフトウェアの共同設計、成熟したオープンソースエコシステムの発展を妨げる、相当なシミュレーションとハードウエアのギャップを生み出す。 この課題に対処するために、FPGAベースのデジタルSNNアクセラレーターであるEven Another Neuromorphic Accelerator (YANA)を導入し、ニューロモルフィックコンピューティングのためのハードウェアとソフトウェアフレームワークを提供することで、このギャップを埋める。 YANAは5段階のイベント駆動処理パイプラインを実装し、時間的および空間的間隔を完全に活用し、ポイントツーポイントニューロン接続を通じて任意のSNNトポロジをサポートする。 このアーキテクチャは、バッファオーバーフローのリスクを伴わず、1サイクル当たりのイベント処理を定常的に維持する入力前処理スキームを備え、リーク計算のためのルックアップテーブルを使用して、ハードウェア効率のよいイベント駆動ニューロン更新を実装している。 我々は,空間的・時間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的空間的 アクセス可能なAMD Kria KR260プラットフォーム上にデプロイされたYANAコアは、740 LUT、918レジスタ、7 BRAM、24 URAMを使用し、最大2^{17}$シナプスと2^{10}$ニューロンをサポートする。 我々はYANAフレームワークをオープンソースプロジェクトとしてリリースし、ニューロモルフィック中間表現(NIR)を通じて既存のニューロモルフィックコンピューティングツールと統合されたSNNのトレーニング、最適化、デプロイのためのエンドツーエンドソリューションを提供する。

関連論文リスト

• CMOS Implementation of Field Programmable Spiking Neural Network for Hardware Reservoir Computing [0.0]
  Deep Neural Networks(DNN)やLarge Language Models(LLM)といった大規模ニューラルネットワークは、高消費電力、領域要件、プライバシに関する懸念から、エッジアプリケーションへの実践的なデプロイに挑戦する。 本研究は、ハードウェア貯水池コンピューティングのためのCMOS実装フィールドプログラマブルニューラルネットワークアーキテクチャを提案する。
  論文  参考訳（メタデータ） (2025-09-22T05:19:46Z)
• Bridging Quantized Artificial Neural Networks and Neuromorphic Hardware [21.100919594341317]
  ニューロモルフィックハードウェアは、エネルギー効率の良いAIシステムを実現するために、分散コンピューティングとイベント駆動回路設計を活用することを目的としている。 ニューロモルフィックハードウェアでは、ニューロンは単一ビットのイベント駆動データ(スパイクと呼ばれる)を通信間通信に使用する。 本稿では,ハードウェア上での量子化ANNを直接実装するスパイキング駆動型ANNフレームワークを提案する。
  論文  参考訳（メタデータ） (2025-05-18T03:45:43Z)
• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。 スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。 分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。 本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• NeuroNAS: Enhancing Efficiency of Neuromorphic In-Memory Computing for Intelligent Mobile Agents through Hardware-Aware Spiking Neural Architecture Search [6.006032394972252]
  スパイキングニューラルネットワーク(SNN)は、イベントベースの計算を活用して、超低消費電力/エネルギー機械学習アルゴリズムを実現する。 NeuroNASは、インテリジェントな移動体エージェントのためのエネルギー効率の良いニューロモルフィックMCを開発するための新しいフレームワークである。
  論文  参考訳（メタデータ） (2024-06-30T09:51:58Z)
• Intelligence Processing Units Accelerate Neuromorphic Learning [52.952192990802345]
  スパイキングニューラルネットワーク(SNN)は、エネルギー消費と遅延の観点から、桁違いに改善されている。 我々は、カスタムSNN PythonパッケージsnnTorchのIPU最適化リリースを提示する。
  論文  参考訳（メタデータ） (2022-11-19T15:44:08Z)
• Fluid Batching: Exit-Aware Preemptive Serving of Early-Exit Neural Networks on Edge NPUs [74.83613252825754]
  スマートエコシステム(smart ecosystems)"は、スタンドアロンではなく、センセーションが同時に行われるように形成されています。 これはデバイス上の推論パラダイムを、エッジにニューラル処理ユニット(NPU)をデプロイする方向にシフトしている。 そこで本研究では,実行時のプリエンプションが到着・終了プロセスによってもたらされる動的性を考慮に入れた,新しい早期終了スケジューリングを提案する。
  論文  参考訳（メタデータ） (2022-09-27T15:04:01Z)
• A Resource-efficient Spiking Neural Network Accelerator Supporting Emerging Neural Encoding [6.047137174639418]
  スパイキングニューラルネットワーク(SNN)は、その低消費電力乗算自由コンピューティングにより、最近勢いを増している。 SNNは、大規模なモデルのための人工知能ニューラルネットワーク(ANN)と同様の精度に達するために、非常に長いスパイク列車(1000台まで)を必要とする。 ニューラルエンコーディングでSNNを効率的にサポートできる新しいハードウェアアーキテクチャを提案する。
  論文  参考訳（メタデータ） (2022-06-06T10:56:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。