論文の概要: Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension

• arxiv url: http://arxiv.org/abs/2604.04015v1
• Date: Sun, 05 Apr 2026 08:25:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-07 15:49:18.874893
• Title: Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
• Title（参考訳）: ハードウェア拡張によるリアルタイムプロセッサにおける決定論的ユーザレベル中断の実現
• Authors: Hongbin Yang, Huanle Zhang, Runyu Pan,
• Abstract要約: デバイス割り込みハンドラは、割り込みレイテンシを最小限にするためにカーネルに留まる必要がある。 現在のハードウェア拡張は、カーネルによってターゲット保護ドメインがスケジュールされている場合にのみ割り込みを加速する。 本稿では,ユーザレベルの割り込み到着時に,適切な保護領域への直接的かつ決定論的切り替えを可能にするハードウェア拡張を提案する。
• 参考スコア（独自算出の注目度）: 1.190247439509422
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The growing complexity of real-time embedded systems demands strong isolation of software components into separate protection domains to reduce attack surfaces and limit fault propagation. However, application-supplied device interrupt handlers -- even untrusted -- have to remain in the kernel to minimize interrupt latency, undermining security and burdening manual certifications. Current hardware extensions accelerate interrupts only when the target protection domain is scheduled by the kernel; consequently, they are limited to improving average-case performance but not worst-case latency, and do not meet the requirements of critical real-time applications such as autonomous vehicles or robots. To overcome this limitation, we propose a novel hardware extension that enables direct, deterministic switching to the appropriate protection domain upon user-level interrupt arrival -- without kernel intervention -- even when that domain is dormant. Our hardware extension reduces worst-case latency by more than 50x with a 19% increase in core area (2% of total die area) and 4.1% increase in dynamic power. To the best of our knowledge, this is the first integrated mechanism to guarantee user-level interrupt delivery with a nanosecond-scale yet bounded worst-case latency.
• Abstract（参考訳）: リアルタイム組み込みシステムの複雑さが増大するにつれ、ソフトウェアコンポーネントを独立した保護ドメインに分離し、攻撃面の低減と障害伝播の制限を要求される。 しかしながら、アプリケーションが提供するデバイス割り込みハンドラ -- 信頼できないものでさえ -- は、割り込みレイテンシを最小限に抑え、セキュリティを損なうとともに、手作業による認証を負担するために、カーネルに留まらなければならない。 現在のハードウェア拡張は、カーネルによってターゲット保護ドメインがスケジュールされた場合にのみ割り込みを加速するため、平均ケースパフォーマンスの改善に制限されるが、最悪のケースレイテンシは発生しない。 この制限を克服するため,カーネルを介さずに,ユーザレベルの割り込み到着時に適切な保護ドメインに直接的かつ決定論的に切り替えることができるハードウェア拡張を提案する。 ハードウェア拡張は、コア領域の19%増加(全ダイエリアの2%)と動的パワーの4.1%増加により、最悪のケースのレイテンシを50倍以上に短縮する。 私たちの知る限りでは、これはナノ秒スケールでバウンドされた最悪のケースのレイテンシでユーザレベルの割り込み配信を保証する最初の統合メカニズムです。

関連論文リスト

• Towards Secure and Efficient DNN Accelerators via Hardware-Software Co-Design [18.80243704372307]
  本稿では、最小限のオーバーヘッドで、ディープニューラルネットワーク(DNN)アクセラレーターのためのセキュアで効率的なメモリ保護フレームワークを提案する。 まず、メモリトラフィックパターンに基づいて、暗号化の粒度に適応する帯域幅対応暗号方式を提案する。 第2に、層内スライディングウインドウパターンの重なり合う領域と層間タイリング戦略の相違から生じる領域の両方が、かなりの冗長なメモリアクセスをもたらすことを観察する。 第3に、不要なオフチップメモリアクセスを効果的に排除し、性能とエネルギー効率を向上させるマルチレベル認証機構を導入する。
  論文  参考訳（メタデータ） (2026-02-24T03:49:12Z)
• Evaluation of Security-Induced Latency on 5G RAN Interfaces and User Plane Communication [2.321580694317368]
  5Gは、帯域幅とキャパシティだけでなく、レイテンシとセキュリティの強化も約束している。 超信頼性の低い低レイテンシ構成は、1ms以下の往復時間をターゲットにしている。 セキュリティコントロールは、すべてのインターフェースの保護を拡張し、ミッションクリティカルなアプリケーションに5Gを魅力的なものにします。
  論文  参考訳（メタデータ） (2026-02-12T15:20:10Z)
• Evolutionary Mapping of Neural Networks to Spatial Accelerators [64.13809409887254]
  ニューロモルフィック加速器のための最初の進化的ハードウェア・イン・ザ・ループマッピングフレームワークを紹介する。 我々は,2次元メッシュに152コアを配置した空間加速器であるIntel Loihi 2のアプローチを評価した。 提案手法は,2つのスパース多層パーセプトロンネットワーク上でのデフォルトコアと比較して,最大35%のレイテンシ削減を実現している。
  論文  参考訳（メタデータ） (2026-02-04T16:28:08Z)
• The Fast for the Curious: How to accelerate fault-tolerant quantum applications [101.46859364118622]
  我々は、フォールトトレラント量子計算の実行時間を削減するための戦略を評価する。 ハードウェア,フォールトトレランス,アルゴリズム的サブルーチンの共設計が実行時間を短縮する方法について論じる。
  論文  参考訳（メタデータ） (2025-10-30T02:27:55Z)
• Noisy Neighbor: Exploiting RDMA for Resource Exhaustion Attacks in Containerized Clouds [9.013746135212577]
  本稿では,NVIDIA BlueField-3に対する2種類の資源枯渇攻撃を実験的に解析する。 実時間RDMA動詞テレメトリと適応リソース分類に基づく閾値駆動型フレームワークであるHT-Verbsを提案する。
  論文  参考訳（メタデータ） (2025-10-14T15:26:09Z)
• InfLLM-V2: Dense-Sparse Switchable Attention for Seamless Short-to-Long Adaptation [56.694702609077495]
  ロングシーケンス処理は、現代の大規模言語モデルにとって重要な機能である。 InfLLM-V2は、ショートシーケンスからロングシーケンスまでのモデルをシームレスに適応する訓練可能なスパースアテンションフレームワークである。 実験では、InfLLM-V2は高密度の注意より4$times$速いが、98.1%と99.7%のパフォーマンスを維持している。
  論文  参考訳（メタデータ） (2025-09-29T12:08:33Z)
• fence.t.s: Closing Timing Channels in High-Performance Out-of-Order Cores through ISA-Supported Temporal Partitioning [12.777720034988473]
  この研究は、大規模で広く分布するミクロ構造体を特徴とする超スカラー・アウト・オブ・オーダーコアにおける fence.t による課題を探求する。 本稿では、既存のメカニズムを再利用し、高度なマイクロアーキテクチャー機能をサポートする、SW支援型時間フェンス(fence.t.s)を提案する。
  論文  参考訳（メタデータ） (2024-09-11T19:06:03Z)
• Forecasting Particle Accelerator Interruptions Using Logistic LASSO Regression [62.997667081978825]
  インターロックと呼ばれる予期せぬ粒子加速器の割り込みは、必要な安全対策にもかかわらず、突然の運用変更を引き起こす。 このような中断を予測することを目的とした,単純かつ強力なバイナリ分類モデルを提案する。 このモデルは、少なくとも絶対収縮と選択演算子によって罰せられるロジスティック回帰として定式化される。
  論文  参考訳（メタデータ） (2023-03-15T23:11:30Z)
• Artificial Intelligence Empowered Multiple Access for Ultra Reliable and Low Latency THz Wireless Networks [76.89730672544216]
  テラヘルツ(THz)無線ネットワークは、第5世代(B5G)以上の時代を触媒すると予想されている。 いくつかのB5Gアプリケーションの超信頼性と低レイテンシ要求を満たすためには、新しいモビリティ管理アプローチが必要である。 本稿では、インテリジェントなユーザアソシエーションとリソースアロケーションを実現するとともに、フレキシブルで適応的なモビリティ管理を可能にする、全体論的MAC層アプローチを提案する。
  論文  参考訳（メタデータ） (2022-08-17T03:00:24Z)
• Systematic Prevention of On-Core Timing Channels by Full Temporal Partitioning [13.313360308792198]
  本稿では,脆弱なミクロ構造体をクリアするために必要なメカニズムを提供する,時間的フェンス命令フェンス.tを紹介する。 我々は、seL4マイクロカーネルの実験バージョンに fence.tを実装し、64ビットRISC-VコアであるCVA6を実装した。 すべての非構造コアコンポーネントの完全かつ体系的なISAサポートの消去が、最も効果的な実装であることがわかった。
  論文  参考訳（メタデータ） (2022-02-24T11:17:34Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。