Fugu-MT 論文翻訳(概要): Hardware-Aware Quantum Support Vector Machines

論文の概要: Hardware-Aware Quantum Support Vector Machines

arxiv url: http://arxiv.org/abs/2604.07856v1
Date: Thu, 09 Apr 2026 06:12:48 GMT
ステータス: 翻訳完了
システム内更新日: 2026-04-10 18:34:05.733253
Title: Hardware-Aware Quantum Support Vector Machines
Title（参考訳）: ハードウェア対応量子支援ベクトルマシン
Authors: Adil Mubashir Chaudhry, Ali Raza Haider, Hanzla Khan, Muhammad Faryad,
Abstract要約: 量子特徴写像を設計するためのハードウェア対応ニューラルアーキテクチャサーチ(NAS)手法を提案する。ハードウェアを意識したNASは、現在のノイズの多い中間規模量子(NISQ)デバイスに量子カーネルメソッドを実用的にデプロイできるようにする。
参考スコア（独自算出の注目度）: 0.0
License: http://creativecommons.org/licenses/by-nc-nd/4.0/
Abstract: Deploying quantum machine learning algorithms on near-term quantum hardware requires circuits that respect device-specific gate sets, connectivity constraints, and noise characteristics. We present a hardware-aware Neural Architecture Search (NAS) approach for designing quantum feature maps that are natively executable on IBM quantum processors without transpilation overhead. Using genetic algorithms to evolve circuit architectures constrained to IBM Torino native gates (ECR, RZ, SX, X), we demonstrate that automated architecture search can discover quantum Support Vector Machine (QSVM) feature maps achieving competitive performance while guaranteeing hardware compatibility. Evaluated on the UCI Breast Cancer Wisconsin dataset, our hardware-aware NAS discovers a 12-gate circuit using exclusively IBM native gates (6 ECR, 3 SX, 3 RZ) that achieves 91.23 % accuracy on 10 qubits-matching unconstrained gate search while requiring zero transpilation. This represents a 27 percentage point improvement over hand-crafted quantum feature maps (64 % accuracy) and approaches the classical RBF SVM baseline (93 %). We show that removing architectural constraints (fixed RZ placement) within hardware-aware search yields 3.5 percentage point gains, and that 100 % native gate usage eliminates decomposition errors that plague universal gate compilations. Our work demonstrates that hardware-aware NAS makes quantum kernel methods practically deployable on current noisy intermediate-scale quantum (NISQ) devices, with circuit architectures ready for immediate execution without modification.
Abstract（参考訳）: 量子機械学習アルゴリズムを短期量子ハードウェアにデプロイするには、デバイス固有のゲートセット、接続制約、ノイズ特性を尊重する回路が必要である。我々は、IBM量子プロセッサ上でネイティブに実行可能な量子特徴写像を、トランスパイルオーバーヘッドなしで設計するための、ハードウェア対応のニューラルネットワーク探索(NAS)アプローチを提案する。遺伝的アルゴリズムを用いて、IBM Torinoネイティブゲート(ECR, RZ, SX, X)に制約された回路アーキテクチャを進化させ、ハードウェアの互換性を確保しつつ、競合性能を実現する量子サポートベクトルマシン(QSVM)の機能マップを自動で発見できることを実証する。 UCI Breast Cancer Wisconsinデータセットに基づいて、ハードウェア対応NASは、IBMネイティブゲート(6 ECR, 3 SX, 3 RZ)のみを用いた12ゲート回路を発見し、10量子ビットマッチング未制限ゲートサーチにおいて91.23パーセントの精度を実現し、トランスパイレーションを不要とした。これは手作りの量子特徴写像(64%の精度)よりも27ポイント改善され、従来のRBF SVMベースライン(93%)に近づいた。ハードウェア対応検索におけるアーキテクチャ制約(固定RZ配置)の除去は3.5パーセントのポイントゲインとなり,100パーセントのネイティブゲート利用はユニバーサルゲートコンパイルを悩ませる分解誤差を除去することを示した。我々の研究は、ハードウェアを意識したNASが、現在のノイズの多い中間規模量子(NISQ)デバイスに量子カーネルメソッドを実用的にデプロイし、回路アーキテクチャを変更せずに即時実行可能にすることを実証している。

関連論文リスト

Investigation of Hardware Architecture Effects on Quantum Algorithm Performance: A Comparative Hardware Study [0.0]
クラウドアクセス可能な量子プロセッサは、異種ハードウェアプラットフォーム上での量子アルゴリズムの直接実行を可能にする。 Amazon Braketを使って、トラップイオン、超伝導、シミュレータバックエンドの5つの代表量子アルゴリズムをベンチマークする。
論文参考訳（メタデータ） (2026-01-07T15:29:52Z)
Quantum-Based Self-Attention Mechanism for Hardware-Aware Differentiable Quantum Architecture Search [21.477208706334608]
微分可能な量子アーキテクチャ探索のための量子ベースの自己認識(QBSA-DQAS)を提案する。このフレームワークは、2段階の量子自己アテンションモジュールを使用しており、量子回路を通してアーキテクチャパラメータをマッピングすることでコンテキスト依存を計算している。探索後の最適化段階は、回路の複雑さを低減するためにゲートの通勤、融合、除去を施す。
論文参考訳（メタデータ） (2025-12-02T07:07:10Z)
A Hardware-Efficient Mølmer-Sørensen Gate for Superconducting Quantum Computers [0.0]
モルマー・ソレンセン門(Molmer-Sorensen gate)は、閉じ込められたイオン系における岩盤の絡み合いである。本稿では,IBM Quantumの超伝導プロセッサ上でのMolmer-Sorensenゲートの実装について述べる。
論文参考訳（メタデータ） (2025-10-08T12:33:40Z)
Optimization and Synthesis of Quantum Circuits with Global Gates [41.99844472131922]
我々は、イオントラップハードウェアに存在するGlobal Molmer-Sorensenゲートのようなグローバルな相互作用を用いて量子回路を最適化し、合成する。このアルゴリズムはZX計算に基づいており、係留ゲートをGlobal MolmerSorensenゲートにグループ化する特別な回路抽出ルーチンを使用する。我々は,このアルゴリズムを様々な回路でベンチマークし,最新ハードウェアによる性能向上の方法を示す。
論文参考訳（メタデータ） (2025-07-28T10:25:31Z)
Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。短絡の新規・ハードウェア対応回路の発見能力を示す。本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文参考訳（メタデータ） (2024-06-18T01:49:48Z)
On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
論文参考訳（メタデータ） (2023-09-05T04:39:34Z)
Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
論文参考訳（メタデータ） (2023-04-10T23:01:10Z)
QuantumCircuitOpt: An Open-source Framework for Provably Optimal Quantum Circuit Design [0.0]
我々は,任意のユニタリゲートをハードウェアネイティブゲート列に分解する数学的最適化とアルゴリズムを実装した,新しいオープンソースフレームワークQuantumCircuitOptを提案する。 QCOptは、最大4キュービットの回路上で必要ゲート数を最大57%削減し、コモディティコンピューティングハードウェア上では数分未満で実行可能であることを示す。また、IBMやRigetti、Googleなど、さまざまなハードウェアプラットフォームに基づいて、QCOptパッケージをさまざまな組み込みネイティブゲートセットに適合させる方法も示しています。
論文参考訳（メタデータ） (2021-11-23T06:45:40Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。