論文の概要: From GDSII to Wafer: EDA Design Flow and Data Conversion for Wafer-Scale Manufacturing of Superconducting Quantum Chips

• arxiv url: http://arxiv.org/abs/2604.11379v1
• Date: Mon, 13 Apr 2026 12:19:22 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-14 20:13:16.526244
• Title: From GDSII to Wafer: EDA Design Flow and Data Conversion for Wafer-Scale Manufacturing of Superconducting Quantum Chips
• Title（参考訳）: GDSIIからウェハへ:超電導量子チップのウエハスケール製造のためのEDA設計フローとデータ変換
• Authors: Ling Qiao, Fumin Luo, Qinglang Guo,
• Abstract要約: 超伝導量子コンピューティングは、数千および百万量子状態に向かって進んでいる。 本稿では,この重要なデータ変換パイプラインに着目し,ウェハスケール製造のためのQ-EDA技術スタックを体系的に扱う。 本稿では,Q-EDAシステムの具体的構造,9つの量子固有DRC規則,および物理アンダーピンと多層プロセススタックモデルについて述べる。
• 参考スコア（独自算出の注目度）: 1.4722958767367027
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Superconducting quantum computing is advancing toward the thousand- and even million-qubit regime, making wafer-scale fabrication an essential pathway for achieving large-scale, cost-effective quantum processors. This manufacturing paradigm imposes new requirements on quantum-chip electronic design automation (Q-EDA): design tools must not only generate layouts (GDSII files) that satisfy quantum-circuit physical constraints but also ensure that the design data can be seamlessly converted into a complete set of manufacturing files executable by a wafer foundry, thereby enabling reliable translation from design intent to physical chip. This paper focuses on this critical data-conversion pipeline and presents a systematic treatment of the Q-EDA technology stack for wafer-scale fabrication. Starting from GDSII as the single authoritative data source, we analyze the key stages including process-design-kit (PDK)-based design rule checking (DRC), layout-versus-schematic (LVS) verification, design for manufacturability (DFM) optimization, wafer layout planning, and mask data preparation (MDP). We describe the concrete architecture of a Q-EDA system, present nine quantum-specific DRC rules together with their physical underpinnings and a multi-layer process stack model, and benchmark the manufacturing data-flow coverage of mainstream Q-EDA tools. Finally, we discuss the core challenges and future directions in this field.
• Abstract（参考訳）: 超伝導量子コンピューティングは、数千および百万キュービットの体制に向かって前進しており、大規模な費用対効果の量子プロセッサを実現するための重要な経路となっている。 設計ツールは、量子回路の物理的制約を満たすレイアウト(GDSIIファイル)を生成するだけでなく、設計データをウェーハファウンダリーによって実行可能な製造ファイルの完全なセットにシームレスに変換し、設計意図から物理チップへの信頼性の高い変換を可能にする。 本稿では,この重要なデータ変換パイプラインに着目し,ウェハスケール製造のためのQ-EDA技術スタックを体系的に扱う。 単一の信頼性データソースとしてGDSIIから、プロセス設計キット(PDK)に基づく設計ルールチェック(DRC)、レイアウト検証(LVS)検証、製造性最適化(DFM)設計、ウェハレイアウト計画、マスクデータ作成(MDP)といった重要なステージを分析した。 本稿では、Q-EDAシステムの具体的なアーキテクチャを説明し、物理基盤と多層プロセススタックモデルとともに9つの量子固有DRCルールを示し、主要なQ-EDAツールの製造データフローカバレッジをベンチマークする。 最後に,本分野における課題と今後の方向性について論じる。

関連論文リスト

• Metrology for Quantum Hardware Standardization -- Charting a Pathway: A Strategic Review [0.0]
  2019年のSI修正では、トレーサビリティは基本定数に固定されている。 量子技術は 実験室の科学から 工学や初期の産業展開へと移行しています 量子技術の工業化のための基盤となるのは、メトロロジーと精密測定である。
  論文  参考訳（メタデータ） (2026-03-10T02:19:35Z)
• Quantum Design Automation: Foundations, Challenges, and the Road Ahead [39.223805375181776]
  量子コンピューティングにおける全体論的設計の観点を提唱する。 本稿では,相互接続型計算手法とツールが協調して,エンドツーエンドの量子コンピュータ設計を実現する方法について述べる。
  論文  参考訳（メタデータ） (2025-11-13T16:44:36Z)
• Minimal Quantum Reservoirs with Hamiltonian Encoding [72.27323884094953]
  ハミルトニアン符号化に基づく量子貯水池計算のための最小限のアーキテクチャについて検討する。 このアプローチは、一般的に量子機械学習に関連する実験的なオーバーヘッドの多くを回避します。
  論文  参考訳（メタデータ） (2025-05-28T16:50:05Z)
• A Survey of Quantum Transformers: Architectures, Challenges and Outlooks [82.4736481748099]
  量子変換器は古典変換器の表現力と量子コンピューティングの計算上の利点を統合する。 2022年以降、この地域の研究は急速に拡大し、様々な技術パラダイムや初期の応用がもたらされた。 本稿では,量子トランスモデルの包括的,体系的,詳細な調査を行う。
  論文  参考訳（メタデータ） (2025-04-04T05:40:18Z)
• SQuADDS: A validated design database and simulation workflow for superconducting qubit design [2.394350905741035]
  本稿では,超伝導デバイス設計のオープンソースデータベースについて紹介する。 設計シミュレーションにおいて高い精度を実現するためのロバストな手法を提案する。 我々のデータベースにはフロントエンドインタフェースが含まれており、ユーザーは所望の回路パラメータに基づいてベストグの設計を生成できる。
  論文  参考訳（メタデータ） (2023-12-20T23:31:53Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• QSAN: A Near-term Achievable Quantum Self-Attention Network [73.15524926159702]
  SAM(Self-Attention Mechanism)は機能の内部接続を捉えるのに長けている。 短期量子デバイスにおける画像分類タスクに対して,新しい量子自己注意ネットワーク(QSAN)を提案する。
  論文  参考訳（メタデータ） (2022-07-14T12:22:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。