論文の概要: A $\boldsymbol{2d \times d \times d}$ Spacetime Volume Implementation of a Logical S Gate in the Surface Code

• arxiv url: http://arxiv.org/abs/2604.13632v1
• Date: Wed, 15 Apr 2026 09:00:52 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-16 20:38:32.457715
• Title: A $\boldsymbol{2d \times d \times d}$ Spacetime Volume Implementation of a Logical S Gate in the Surface Code
• Title（参考訳）: a $\boldsymbol{2d \times d \times d}$ Spacetime Volume implementation of a Logical S Gate in the Surface Code
• Authors: Yuga Hirai, Shota Ikari, Yosuke Ueno, Yasunari Suzuki,
• Abstract要約: 論理的Sゲート補正は、全ての論理的Tゲートテレポーテーションにおいて必要である。 既存のSゲートの実装では、時空のボリューム(2d×2d/d)や(2d×1.5d/d)が必要であり、$d$は表面コードのコード距離である。 時空体積を(2d倍 d 倍)に削減する新しいツイスト欠陥ブレイディングプロトコルを提案する。
• 参考スコア（独自算出の注目度）: 0.1679937788852768
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The logical S gate implemented via twist defect braiding in the surface code is one of the major sources of overhead in fault-tolerant quantum computing, since an S-gate correction is required in every logical T-gate teleportation. Existing logical S-gate implementations require spacetime volumes of \(2d \times 2d \times d\) or \(2d \times 1.5d \times d\), where $d$ is the code distance of the surface code. To the best of our knowledge, their circuit-level implementations have not yet been shown, hindering quantitative comparisons of fault distances and logical error rates. In this work, we provide these missing circuit-level implementations. Additionally, we propose a novel twist defect braiding protocol that reduces the spacetime volume to \(2d \times d \times d\). First, we construct an implementation of the proposed method using constant-length non-local gates, and then refine it to utilize only nearest-neighbor two-qubit gates on a square grid, without requiring additional two-qubit gate depth beyond that of standard syndrome extraction circuits. Through numerical simulations, we evaluate the fault distances and logical error rates for both existing and proposed methods. Our results show that, although the proposed method reduces the fault distance by one or three, its logical error rates remain comparable to those of existing methods at large code distances (\(d \ge 5\)) and at physical error rates near \(p = 10^{-3}\). This demonstrates that the proposed method is promising for near-term fault-tolerant quantum computing.
• Abstract（参考訳）: 表面符号のツイスト欠陥ブレイディングによって実装された論理Sゲートは、全ての論理TゲートテレポーテーションにおいてSゲート補正が必要とされるため、フォールトトレラント量子コンピューティングの主要なオーバーヘッド源の1つである。 既存の論理的なSゲートの実装では、 (d$) は表面符号の符号距離である \(2d \times 2d \times d\) または \(2d \times 1.5d \times d\) の時空ボリュームを必要とする。 我々の知る限り、回路レベルの実装はまだ示されておらず、故障距離と論理誤差率の定量的比較を妨げている。 本研究では,これらの回路レベル実装の欠如について述べる。 さらに、時空の体積を \(2d \times d \times d\) に減少させる新しいツイスト欠陥ブレイディングプロトコルを提案する。 まず, 定長非局所ゲートを用いて提案手法の実装を行い, その改良を行い, 標準シンドローム抽出回路以上の2量子ゲート深度を必要とせず, 直近の2量子ゲートのみを正方格子上に利用した。 数値シミュレーションにより,既存手法と提案手法の両方の故障距離と論理誤差率を評価する。 提案手法は, 故障距離を1～3倍に削減するが, その論理誤差率は, 大符号距離 (\(d \ge 5\)) や, 物理誤差率 ( \(p = 10^{-3}\)) に比例する。 提案手法は, 短期的フォールトトレラント量子コンピューティングにおいて有望であることを示す。

関連論文リスト

• No More Hooks in the Surface Code: Distance-Preserving Syndrome Extraction for Arbitrary Layouts at Minimum Depth [0.1679937788852768]
  Hookエラーは、サーフェスコードで論理演算を実装する上で大きな課題である。 本稿では,ZXインターリービング症候群抽出法を提案する。 提案手法は, 実用的フォールトトレラント量子計算に欠かせない手法として機能する。
  論文  参考訳（メタデータ） (2026-03-02T09:05:21Z)
• Efficient circuit compression by multi-qudit entangling gates in linear optical quantum computation [1.9157770789584179]
  LOQCの複数モードで符号化されたキューディットに対するマルチレベル制御ent-Zゲートの存在を示す。 このような演算を実現するための明確な線形光学スキームを提案する。 この結果から,LOQCアーキテクチャのスケーラビリティの限界が大幅に改善され,性能が大幅に向上した。
  論文  参考訳（メタデータ） (2026-02-09T08:52:41Z)
• Low-depth quantum error correction via three-qubit gates in Rydberg atom arrays [0.0]
  量子誤り訂正(QEC)は、多くの物理量子ビットを持つ深部量子回路を実行し、情報をエラーから保護することを必要とする。 フォールトトレランスを維持しながら、4ドルのCZ$ではなく、たった2ドルのCZ$ゲートを使って、高速で効率的なサーフェスコードの安定化を実現する方法を示す。
  論文  参考訳（メタデータ） (2025-07-08T15:37:48Z)
• Optimizing Superconducting Three-Qubit Gates for Surface-Code Error Correction [1.1323522905584675]
  我々は、2つのデータ量子ビットのパリティを1ステップで1つの測定量子ビットにマッピングするトランスモン量子ビットを超伝導する3量子CZZゲートを設計する。 本研究では,マイクロゲートシミュレーションから得られた誤差モデルを用いて,特にQECプロトコルに有害なパウリ誤差を系統的に抑制する。 回転曲面符号に対して、CZZゲートの実装により、約50%の誤差閾値が$approx 1.2,%に増加し、実験系における論理誤差率を最大1桁まで減少させることがわかった。
  論文  参考訳（メタデータ） (2025-06-10T17:54:22Z)
• Universal fault tolerant quantum computation in 2D without getting tied in knots [1.796950496605906]
  耐故障性のない非クリフォードゲートを2次元で行う方法を示す。 我々は、異なる論理ゲートに対してマクロ画像を提供するパスの枠組みを定式化し、関連する顕微鏡回路を導出する方法を定式化する。
  論文  参考訳（メタデータ） (2025-03-19T23:59:46Z)
• Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
  本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。 論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。 特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
  論文  参考訳（メタデータ） (2024-12-19T18:55:44Z)
• Demonstrating dynamic surface codes [118.67046728951689]
  曲面符号の3つの時間力学的実装を実験的に実証した。 まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。 第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。 第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
  論文  参考訳（メタデータ） (2024-12-18T21:56:50Z)
• Comparative study of quantum error correction strategies for the heavy-hexagonal lattice [41.94295877935867]
  トポロジカル量子誤差補正は、量子コンピュータのスケーリングロードマップにおけるマイルストーンである。 四角い格子面のコードは、この問題に対処するための作業場となっている。 しかし、一部のプラットフォームではゲートエラーを最小限に抑えるために接続性はさらに低く保たれている。
  論文  参考訳（メタデータ） (2024-02-03T15:28:27Z)
• Random quantum circuits anti-concentrate in log depth [118.18170052022323]
  本研究では,典型的な回路インスタンスにおける測定結果の分布に要するゲート数について検討する。 我々の反集中の定義は、予測衝突確率が分布が均一である場合よりも大きい定数因子に過ぎないということである。 ゲートが1D環上で最寄りである場合と、ゲートが長距離である場合の両方において、$O(n log(n))ゲートも十分であることを示す。
  論文  参考訳（メタデータ） (2020-11-24T18:44:57Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。