論文の概要: Fast, High-Fidelity Erasure Detection of Dual-Rail Qubits with Symmetrically Coupled Readout

• arxiv url: http://arxiv.org/abs/2604.16292v1
• Date: Fri, 17 Apr 2026 17:54:23 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-20 22:00:20.042278
• Title: Fast, High-Fidelity Erasure Detection of Dual-Rail Qubits with Symmetrically Coupled Readout
• Title（参考訳）: 対称結合型読み出しによるデュアルレイルビットの高速・高忠実消去検出
• Authors: Jimmy Shih-Chun Hung, Arbel Haim, Mouktik Raha, Gihwan Kim, Ziwen Huang, Ming-Han Chou, Mitch D'Ewart, Erik Davis, Anurag Mishra, Patricio Arrangoiz Arriola, Amirhossein Khalajhedayati, David Hover, Fernando G. S. L. Brandão, Aashish A. Clerk, Alex Retzker, Harry Levine, Oskar Painter,
• Abstract要約: 消去量子ビットは、ハードウェア効率のよい量子エラー補正を実装するための有望なプラットフォームである。 デュアルレールキュービットの両トランスモンに分散・対称結合した単一リードアウト共振器からなるハードウェア効率の高い回路による消去検出を実現する。 我々は、消去検出によって引き起こされる1ゲート当たり7.2倍の10-5$の誤差を1倍の10-5$の誤差で達成する。
• 参考スコア（独自算出の注目度）: 28.325053893714635
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Erasure qubits are a promising platform for implementing hardware-efficient quantum error correction. Realizing the error-correction advantages of this encoding requires frequent mid-circuit erasure checks that are fast, high-fidelity, and scalable. Here, we realize erasure detection with a hardware-efficient circuit consisting of a single readout resonator dispersively and symmetrically coupled to both transmons of a dual-rail qubit. We use this circuit to demonstrate single-shot erasure detection in 384 ns with minimal impact on the dual-rail logical manifold, achieving a residual error per check of $6.0(2) \times 10^{-4}$, with only $8(3) \times 10^{-5}$ induced dephasing per check, and an erasure error per check of $2.54(1)\times 10^{-2}$. The high degree of matched dispersive readout coupling ($χ$-matching) within the dual-rail qubit code space also allows us to realize a new modality: time-continuous erasure detection performed in parallel with single-qubit gates. Here we achieve a median $7.2 \times 10^{-5}$ error per gate with $< 1 \times 10^{-5}$ error induced by erasure detection. This demonstrates a reduction in erasure detection overhead as well as a crucial ingredient for soft information quantum error correction. Together, these results establish symmetrically coupled dispersive readout as a fast, hardware-efficient, and scalable component for erasure-based quantum error correction using transmon dual-rail qubits.
• Abstract（参考訳）: 消去量子ビットは、ハードウェア効率のよい量子エラー補正を実装するための有望なプラットフォームである。 このエンコーディングの誤り訂正の利点を実現するには、高速で高忠実でスケーラブルな、頻繁な中間回路消去チェックが必要である。 そこで本研究では,デュアルレールキュービットの両トランスモンに分散・対称結合した単一リードアウト共振器からなるハードウェア効率の高い回路による消去検出を実現する。 この回路を用いて、2重レールの論理多様体に最小限の影響を与えることなく、384 nsで単発消去検出を行い、チェック毎の残差は6.0(2) \times 10^{-4}$、チェック毎の帰納デファス化は8(3) \times 10^{-5}$、チェック毎の消去誤差は2.54(1)\times 10^{-2}$である。 また、デュアルレール量子ビット符号空間内の一致した分散型読み出し結合($-matching)により、時間連続消去検出を単一量子ビットゲートと平行に行うという新しいモダリティを実現することができる。 ここでは、消去検出によって誘導される平均7.2 \times 10^{-5}$エラーと$<1 \times 10^{-5}$エラーを達成する。 これは、消去検出オーバーヘッドの低減と、ソフト情報量子誤り訂正のための重要な要素を示す。 これらの結果から, トランスモンデュアルレール量子ビットを用いた消去型量子誤り訂正のための高速かつハードウェア効率, スケーラブルなコンポーネントとして, 対称結合型分散リードアウトが確立された。

関連論文リスト

• Hardware-Efficient Erasure Qubits With Superconducting Transmon Qutrits [6.360113677092959]
  超伝導回路では、二重レール方式で消去量子ビットを構築することができる。 本研究では,トランスモン量子ビットを消去量子ビットとして動作させるハードウェア効率を実証する。 その結果、主流アーキテクチャは、すでに消去ベースのQEC戦略を実装している可能性が示唆された。
  論文  参考訳（メタデータ） (2026-04-09T18:01:53Z)
• Converting qubit relaxation into erasures with a single fluxonium [14.396916509257132]
  主に消去エラーを経験するビットは、フォールトトレラントな操作に対して明確な利点をもたらす。 ゼロフラックスで動作する単一フラッソニウムの消去変換を実現し,その論理状態を0-2サブ空間に符号化する。 非消去結果の選択後、論理寿命は193ドルから869ドルへと4倍以上に増加する。
  論文  参考訳（メタデータ） (2026-01-16T08:39:04Z)
• Quantum error correction below the surface code threshold [107.92016014248976]
  量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。 本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。 以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
  論文  参考訳（メタデータ） (2024-08-24T23:08:50Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons [59.63080344946083]
  共振結合された一対のトランスモンからなる「デュアルレール量子ビット」が高コヒーレントな消去量子ビットを形成することを示す。 我々は、チェック毎に0.1%$ dephasingエラーを導入しながら、消去エラーの中間回路検出を実演する。 この研究は、ハードウェア効率の量子誤り訂正のための魅力的なビルディングブロックとして、トランスモンベースのデュアルレールキュービットを確立する。
  論文  参考訳（メタデータ） (2023-07-17T18:00:01Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。