論文の概要: Full Feature Spiking Neural Network Simulation on Micro-Controllers for Neuromorphic Applications at the Edge

• arxiv url: http://arxiv.org/abs/2604.16474v1
• Date: Sat, 11 Apr 2026 07:17:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-22 14:04:47.707625
• Title: Full Feature Spiking Neural Network Simulation on Micro-Controllers for Neuromorphic Applications at the Edge
• Title（参考訳）: エッジにおけるニューロモルフィック応用のためのマイクロコントローラのフル機能スパイクニューラルネットワークシミュレーション
• Authors: L. Niedermeier, J. L. Krichmar,
• Abstract要約: ニューロモルフィックコンピューティングはスパイキングニューラルネットワーク(SNN)に依存している CARLsimはその全機能セットを8MBのメモリを持つMCU RP2350で実行することができる。 CARLsimは、MCU上で20mWで186個のニューロンにスケールダウンしたSynfire4ベンチマークを実行している。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Microcontroller units (MCU), which have an order of magnitude lower Size, Weight and Power (SWaP) than standard computers, makes them suitable for applications at the edge. Neuromorphic computing, which can realize low SWaP, relies on Spiking Neural Networks (SNNs). Until now, software based simulations of SNNs required GPU-based workstations, application classified core processors such as the ARM Cortex-A53, or specialized hardware like Intel's Loihi. In the present work, we demonstrate that the SNN simulator CARLsim can run its full feature set on a MCU RP2350 with 8 MB memory. We accomplished this by utilizing IEEE 16-bit float point numbers, which reduced memory requirements without loss of function. We were able to run the Synfire4 benchmark which comprises 1200 neurons. The accuracy was 97.5% compared to the standard single precision numbers. Furthermore, we show that CARLsim runs a Synfire4 benchmark scaled-down to 186 neurons on a MCU in real-time at only 20 mW. Compared to the smallest application class ARM processor used by Raspberry in their Pi Zero 2 W, our MCU implementation is five times more energy efficient for the SNN itself, and an order of magnitude better when compared to the complete SoC (MCU/CPU + Board).
• Abstract（参考訳）: マイクロコントローラユニット(MCU)は、標準コンピュータよりもサイズ、重量、電力(SWaP)が桁違いに小さく、エッジでのアプリケーションに適している。 低SWaPを実現するニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)に依存している。 これまで、SNNのソフトウェアベースのシミュレーションにはGPUベースのワークステーション、ARM Cortex-A53のようなアプリケーション分類コアプロセッサ、IntelのLoihiのような特殊なハードウェアが必要だった。 本研究では,SNNシミュレータCARLsimが8MBメモリのMCU RP2350上でフル機能セットを動作可能であることを示す。 IEEE 16ビット浮動小数点数を利用してこれを実現した。 1200のニューロンからなるSynfire4ベンチマークを実行できたのです。 精度は標準の単精度と比較すると97.5%であった。 さらに、CARLsimは、MCU上で20mWで186個のニューロンにスケールダウンしたSynfire4ベンチマークを実行していることを示す。 RaspberryがPi Zero 2 Wで使用している最小のアプリケーションクラスARMプロセッサと比較して、MCUの実装はSNN自体の5倍エネルギー効率が高く、完全なSoC(MCU/CPU + Board)に比べて桁違いに優れている。

関連論文リスト

• msf-CNN: Patch-based Multi-Stage Fusion with Convolutional Neural Networks for TinyML [0.20052993723676893]
  我々は畳み込みニューラルネットワーク(CNN)のための最適な融合設定を効率的に見つける新しい手法であるmsf-CNNを紹介する。 我々はmsf-CNNが従来の技術に比べて50%少ないRAMで推論できることを示す。
  論文  参考訳（メタデータ） (2025-05-16T17:47:15Z)
• Accelerating TinyML Inference on Microcontrollers through Approximate Kernels [3.566060656925169]
  本研究では、近似計算とソフトウェアカーネル設計を組み合わせることで、マイクロコントローラ上での近似CNNモデルの推定を高速化する。 CIFAR-10データセットでトレーニングされたSTM32-Nucleoボードと2つの人気のあるCNNによる評価は、最先端の正確な推測と比較すると、平均21%のレイテンシ削減が可能であることを示している。
  論文  参考訳（メタデータ） (2024-09-25T11:10:33Z)
• Fast Algorithms for Spiking Neural Network Simulation with FPGAs [0.0]
  我々は、ハイエンドフィールドプログラマブルゲートアレイ(FPGA)のためのPotjans-Diesmann大脳皮質微小回路のためのスパイキングニューラルネットワークシミュレータ(SNN)を作成する。 我々の最高のシミュレーターは、回路をリアルタイムよりも25%高速にシミュレートし、シナプスイベントあたり21nJ未満が必要であり、オンチップメモリによってボトルネックされる。 この結果は、単一のハードウェアアクセラレータ上で回路をシミュレートする最初のものである。
  論文  参考訳（メタデータ） (2024-05-03T11:39:25Z)
• Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge [49.42371633618761]
  Spiker+はFPGA上で、エッジでの推論のために効率よく、低消費電力で、低領域でカスタマイズされたSpking Neural Networks(SNN)アクセラレータを生成するためのフレームワークである。 Spiker+ は MNIST と Spiking Heidelberg Digits (SHD) の2つのベンチマークデータセットでテストされている。
  論文  参考訳（メタデータ） (2024-01-02T10:42:42Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)
• Neural network relief: a pruning algorithm based on neural activity [47.57448823030151]
  重要でない接続を非活性化する簡易な重要スコア計量を提案する。 MNIST上でのLeNetアーキテクチャの性能に匹敵する性能を実現する。 このアルゴリズムは、現在のハードウェアとソフトウェアの実装を考えるとき、FLOPを最小化するように設計されていない。
  論文  参考訳（メタデータ） (2021-09-22T15:33:49Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)
• Efficient and Generic 1D Dilated Convolution Layer for Deep Learning [52.899995651639436]
  幅広いパラメータをカバーする汎用的な1D畳み込み層の効率的な実装を紹介します。 特にIntel AVX-512とAVX-512 BFloat16命令を含むアーキテクチャ向けに最適化されている。 本稿では,最適化された1次元畳み込み層の性能を,実際のゲノミクスデータセットを用いたエンドツーエンドニューラルネットワークトレーニングで実証する。
  論文  参考訳（メタデータ） (2021-04-16T09:54:30Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。