論文の概要: Towards Real-Time ECG and EMG Modeling on $μ$NPUs

• arxiv url: http://arxiv.org/abs/2604.18067v2
• Date: Tue, 21 Apr 2026 08:28:13 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-22 14:04:47.939187
• Title: Towards Real-Time ECG and EMG Modeling on $μ$NPUs
• Title（参考訳）: $μ$NPUのリアルタイムECGとEMGモデリングに向けて
• Authors: Josh Millar, Ashok Samraj Thangarajan, Soumyajit Chatterjee, Hamed Haddadi,
• Abstract要約: 本稿では,ECG/EMG信号解析のための軽量NPU互換モデルアーキテクチャとトレーニングフレームワークであるPhyloLiteを紹介する。 学習可能なウェーブレットフィルタバンク、CPUオフロードの位置情報エンコーディング、ハードウェア対応レイヤ設計を使用して、PhyloLiteは最先端のTransformerベースの基盤モデルに匹敵するパフォーマンスに達する。 また、MAX78000とHX6538 WE2$NPUsでコンポーネントのレイテンシとリソース消費をプロファイルし、制約のあるバッテリ駆動ハードウェア上での信号分析の可能性を実証した。
• 参考スコア（独自算出の注目度）: 5.54787788533982
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The miniaturisation of neural processing units (NPUs) and other low-power accelerators has enabled their integration into microcontroller-scale wearable hardware, supporting near-real-time, offline, and privacy-preserving inference. Yet physiological signal analysis has remained infeasible on such hardware; recent Transformer-based models show state-of-the-art performance but are prohibitively large for resource- and power-constrained hardware and incompatible with $μ$NPUs due to their dynamic attention operations. We introduce PhysioLite, a lightweight, NPU-compatible model architecture and training framework for ECG/EMG signal analysis. Using learnable wavelet filter banks, CPU-offloaded positional encoding, and hardware-aware layer design, PhysioLite reaches performance comparable to state-of-the-art Transformer-based foundation models on ECG and EMG benchmarks, while being <10% of the size ($\sim$370KB with 8-bit quantization). We also profile its component-wise latency and resource consumption on both the MAX78000 and HX6538 WE2 $μ$NPUs, demonstrating its viability for signal analysis on constrained, battery-powered hardware. We release our model(s) and training framework at: https://github.com/j0shmillar/physiolite.
• Abstract（参考訳）: ニューラルプロセッシングユニット(NPU)や他の低消費電力アクセラレーターの小型化は、マイクロコントローラスケールのウェアラブルハードウェアへの統合を可能にし、ほぼリアルタイム、オフライン、プライバシ保護推論をサポートする。 最新のTransformerベースのモデルは最先端性能を示すが、リソースや電力の制約のあるハードウェアでは禁忌であり、ダイナミックアテンション操作のため$μ$NPUと互換性がない。 本稿では,ECG/EMG信号解析のための軽量NPU互換モデルアーキテクチャとトレーニングフレームワークであるPhyloLiteを紹介する。 学習可能なウェーブレットフィルタバンク、CPUオフロードの位置情報エンコーディング、ハードウェア対応レイヤ設計を使用して、PhyloLiteはECGとEMGベンチマークの最先端のTransformerベースの基盤モデルに匹敵するパフォーマンスに達し、サイズは10%(8ビット量子化で370KB)である。 また、MAX78000とHX6538 WE2$μ$NPUsの両方でコンポーネントのレイテンシとリソース消費をプロファイルし、制約のあるバッテリ駆動ハードウェア上での信号分析の可能性を実証した。 私たちは、モデルとトレーニングフレームワークをhttps://github.com/j0shmillar/physiolite.comでリリースしています。

関連論文リスト

• FEMBA on the Edge: Physiologically-Aware Pre-Training, Quantization, and Deployment of a Bidirectional Mamba EEG Foundation Model on an Ultra-low Power Microcontroller [13.961569964076451]
  脳波の21,000時間以上で事前トレーニングされた双方向のマンバアーキテクチャであるFEMBAを提案する。 低域通過フィルタリングによる再構成を含む,生理的事前学習の新たな目標を提案する。 我々は、モデルを2ビットの重みに圧縮するために量子化アウェアトレーニング(QAT)を用いる。
  論文  参考訳（メタデータ） (2026-03-18T13:23:13Z)
• NeuroScalar: A Deep Learning Framework for Fast, Accurate, and In-the-Wild Cycle-Level Performance Prediction [18.863968099669364]
  本稿では,生産ハードウェア上での高忠実なインザワイルドシミュレーションのための新しいディープラーニングフレームワークを提案する。 我々のコアコントリビューションは、仮説プロセッサ設計のためのサイクルレベルの性能を予測するために、マイクロアーキテクチャに依存しない機能に基づいて訓練されたDLモデルである。 このフレームワークは,大規模なハードウェアA/Bテストと正確な性能解析を可能にすることを実証する。
  論文  参考訳（メタデータ） (2025-09-26T14:36:06Z)
• Analog Foundation Models [8.881648853584165]
  アナログインメモリコンピューティング(AIMC)は、ニューラルネットワーク計算の速度と電力効率を改善するための有望な計算パラダイムである。 AIMCは、ノイズ計算や入力と量子化に関する厳密な推論といった基本的な課題を導入している。 低精度アナログハードウェア上で堅牢な適応と実行を実現するための,汎用的なスケーラブルな手法を提案する。
  論文  参考訳（メタデータ） (2025-05-14T14:52:22Z)
• Pangu Ultra MoE: How to Train Your Big MoE on Ascend NPUs [111.69640966866059]
  ミキチャー・オブ・エキスパート(MoE)と1兆近いパラメータを持つ疎大言語モデル(LLM)が、最も有能な言語モデルの領域を支配している。 本稿では,Ascend NPU上でそのようなスケールを利用するレシピを明らかにすることを目的としている。 主な目的は、動的スパースモデル構造下でのコンピューティングリソースのより良い使用と、実際のハードウェアで期待されるパフォーマンス向上の実現である。
  論文  参考訳（メタデータ） (2025-05-07T15:46:36Z)
• Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
  視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。 ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
  論文  参考訳（メタデータ） (2024-07-25T16:35:46Z)
• DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
  DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。 実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
  論文  参考訳（メタデータ） (2023-04-18T15:13:10Z)
• Single-Shot Optical Neural Network [55.41644538483948]
  深層ニューラルネットワークに必要な計算資源を削減するために,「重定常」アナログ光学・電子ハードウェアが提案されている。 我々は、スケーラブルで1層当たり単発の重み付き光学プロセッサを提案する。
  論文  参考訳（メタデータ） (2022-05-18T17:49:49Z)
• Real-time Neural-MPC: Deep Learning Model Predictive Control for Quadrotors and Agile Robotic Platforms [59.03426963238452]
  モデル予測制御パイプライン内の動的モデルとして,大規模で複雑なニューラルネットワークアーキテクチャを効率的に統合するフレームワークであるReal-time Neural MPCを提案する。 ニューラルネットワークを使わずに、最先端のMPCアプローチと比較して、位置追跡誤差を最大82%削減することで、実世界の問題に対する我々のフレームワークの実現可能性を示す。
  論文  参考訳（メタデータ） (2022-03-15T09:38:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。