論文の概要: Design Rules for Extreme-Edge Scientific Computing on AI Engines
- arxiv url: http://arxiv.org/abs/2604.19106v1
- Date: Tue, 21 Apr 2026 05:33:11 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-22 22:41:49.638446
- Title: Design Rules for Extreme-Edge Scientific Computing on AI Engines
- Title（参考訳）: AIエンジンにおける極端エッジ科学計算のための設計規則
- Authors: Zhenghua Ma, G Abarajithan, Dimitrios Danopoulos, Olivia Weng, Francesco Restuccia, Ryan Kastner,
- Abstract要約: 極端に最先端の科学アプリケーションは、機械学習モデルを使用してセンサーデータを分析し、リアルタイムで決定する。
この研究は、AIエンジンとプログラマブルロジックに対して、極端に最先端な科学的ニューラルネットワークをどのように実装すべきか、そしていつ、対処する。
- 参考スコア（独自算出の注目度）: 5.134879336741922
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Extreme-edge scientific applications use machine learning models to analyze sensor data and make real-time decisions. Their stringent latency and throughput requirements demand small batch sizes and require that model weights remain fully on-chip. Spatial dataflow implementations are common for extreme-edge applications. Spatial dataflow works well for small networks, but it fails to scale to larger models due to inherent resource scaling limitations. AI Engines on modern FPGA SoCs offer a promising alternative with high compute density and additional on-chip memory. However, the architecture, programming model, and performance-scaling behavior of AI Engines differ fundamentally from those of the programmable logic, making direct comparison non-trivial and the benefits of using AI Engines unclear. This work addresses how and when extreme-edge scientific neural networks should be implemented on AI Engines versus programmable logic. We provide systematic architectural characterization and micro-benchmarking and introduce a latency-adjusted resource equivalence (LARE) metric that identifies when AI Engine implementations outperform programmable logic designs. We further propose spatial and API-level dataflow optimizations tailored to low-latency scientific inference. Finally, we demonstrate the successful deployment of end-to-end neural networks on AI Engines that cannot fit on programmable logic when using the hlsml toolchain.
- Abstract（参考訳）: 極端に最先端の科学アプリケーションは、機械学習モデルを使用してセンサーデータを分析し、リアルタイムで決定する。
彼らの厳格なレイテンシとスループット要件は、小さなバッチサイズを必要とし、モデルウェイトが完全にオンチップのままであることを要求する。
空間データフローの実装は、極端にエッジなアプリケーションに共通する。
空間データフローは小さなネットワークではうまく機能するが、リソースのスケーリングに固有の制限があるため、より大きなモデルにスケールできない。
最新のFPGA SoC上のAIエンジンは、高い計算密度と追加のオンチップメモリを備えた有望な代替手段を提供する。
しかし、AIエンジンのアーキテクチャ、プログラミングモデル、パフォーマンススケーリングの振る舞いは、プログラム可能なロジックと根本的に異なるため、直接比較は簡単ではない。
この研究は、AIエンジンとプログラマブルロジックに対して、極端に最先端な科学的ニューラルネットワークをどのように実装すべきか、そしていつ、対処する。
我々は、体系的なアーキテクチャ特性とマイクロベンチマークを提供し、AIエンジンの実装がプログラム可能な論理設計より優れていることを識別する遅延調整リソース等価度(LARE)メトリクスを導入する。
さらに,低レイテンシな科学的推論に適した空間的およびAPIレベルのデータフロー最適化を提案する。
最後に、hlsmlツールチェーンを使用する場合、プログラム可能なロジックに適合しないAIエンジンへのエンドツーエンドニューラルネットワークのデプロイの成功を実演する。
関連論文リスト
- Model-free front-to-end training of a large high performance laser neural network [0.0]
オフザシェルフコンポーネントを用いた完全自律並列光ニューラルネットワーク(ONN)を実演する。
我々のONNは高効率で、ネットワークサイズと推定帯域幅の両方で、GHzレンジに向けてスケーラブルです。
我々は,ハードウェアリソースの制限下であっても,ONNが高精度かつ収束効率を実現できることを示す。
論文 参考訳（メタデータ） (2025-03-21T08:43:02Z) - Analysis of Hardware Synthesis Strategies for Machine Learning in Collider Trigger and Data Acquisition [0.0]
機械学習は、インテリジェントなデータ処理と取得のために検出器エレクトロニクスに実装することができる。
衝突時のリアルタイムMLの実装には、ソフトウェアベースのアプローチでは実現不可能な非常に低いレイテンシが必要です。
フィールドプログラマブルゲートアレイにおけるコライダートリガーアルゴリズムの適用に着目し,ニューラルネットワークの推論効率の解析を行った。
論文 参考訳（メタデータ） (2024-11-18T15:59:30Z) - Automatic AI Model Selection for Wireless Systems: Online Learning via Digital Twinning [50.332027356848094]
AIベースのアプリケーションは、スケジューリングや電力制御などの機能を実行するために、インテリジェントコントローラにデプロイされる。
コンテキストとAIモデルのパラメータのマッピングは、ゼロショット方式で理想的に行われる。
本稿では,AMSマッピングのオンライン最適化のための一般的な手法を紹介する。
論文 参考訳（メタデータ） (2024-06-22T11:17:50Z) - Using the Abstract Computer Architecture Description Language to Model
AI Hardware Accelerators [77.89070422157178]
AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。
抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。
本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
論文 参考訳（メタデータ） (2024-01-30T19:27:16Z) - Dynamic Early Exiting Predictive Coding Neural Networks [3.542013483233133]
より小型で正確なデバイスを求めると、Deep Learningモデルはデプロイするには重すぎる。
予測符号化理論と動的早期退避に基づく浅層双方向ネットワークを提案する。
我々は,CIFAR-10上の画像分類におけるVGG-16と同等の精度を,より少ないパラメータと少ない計算量で達成した。
論文 参考訳（メタデータ） (2023-09-05T08:00:01Z) - Intelligence Processing Units Accelerate Neuromorphic Learning [52.952192990802345]
スパイキングニューラルネットワーク(SNN)は、エネルギー消費と遅延の観点から、桁違いに改善されている。
我々は、カスタムSNN PythonパッケージsnnTorchのIPU最適化リリースを提示する。
論文 参考訳（メタデータ） (2022-11-19T15:44:08Z) - Complexity-Driven CNN Compression for Resource-constrained Edge AI [1.6114012813668934]
本稿では,CNNの層レベルでの複雑さを生かして,新しい,計算効率の高いプルーニングパイプラインを提案する。
パラメータ認識(PA)、FLOP認識(FA)、メモリ認識(MA)の3つのモードを定義し、CNNの汎用圧縮を導入する。
論文 参考訳（メタデータ） (2022-08-26T16:01:23Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z) - SOLIS -- The MLOps journey from data acquisition to actionable insights [62.997667081978825]
本稿では,基本的なクロスプラットフォームテンソルフレームワークとスクリプト言語エンジンを使用しながら,すべての要件をサポートする統合デプロイメントパイプラインとフリー・ツー・オペレートアプローチを提案する。
しかし、このアプローチは、実際のプロダクショングレードシステムに機械学習機能を実際にデプロイするために必要な手順やパイプラインを提供していない。
論文 参考訳（メタデータ） (2021-12-22T14:45:37Z) - E3NE: An End-to-End Framework for Accelerating Spiking Neural Networks
with Emerging Neural Encoding on FPGAs [6.047137174639418]
エンドツーエンドフレームワークのE3NEはFPGAのための効率的なSNN推論ロジックを生成する。
E3NEはハードウェアリソースの50%未満を消費し、20%の電力を消費する一方で、レイテンシを桁違いに低減する。
論文 参考訳（メタデータ） (2021-11-19T04:01:19Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。