論文の概要: Algorithm and Hardware Co-Design for Efficient Complex-Valued Uncertainty Estimation

• arxiv url: http://arxiv.org/abs/2604.19993v1
• Date: Tue, 21 Apr 2026 21:06:00 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-23 15:36:10.845287
• Title: Algorithm and Hardware Co-Design for Efficient Complex-Valued Uncertainty Estimation
• Title（参考訳）: 複素値不確実性推定のためのアルゴリズムとハードウェア共設計
• Authors: Zehuan Zhang, Mark Chen, He Li, Wayne Luk,
• Abstract要約: 複素値ニューラルネットワーク(CVNN)は、複素数を含むタスクの処理において利点がある。 既存のCVNNは予測の不確実性を定量化できない。 本研究では,ベイズCVNN(BayesCVNN)を用いて,不確実な定量化を実現する手法を提案する。
• 参考スコア（独自算出の注目度）: 10.567064384827196
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Complex-Valued Neural Networks (CVNNs) have significant advantages in handling tasks that involve complex numbers. However, existing CVNNs are unable to quantify predictive uncertainty. We propose, for the first time, dropout-based Bayesian Complex-Valued Neural Networks (BayesCVNNs) to enable uncertainty quantification for complex-valued applications, exhibiting broad applicability and efficiency for hardware implementation due to modularity. Furthermore, as the dual-part nature of complex values significantly broadens the design space and enables novel configurations based on layer-mixing and part-mixing, we introduce an automated search approach to effectively identify optimal configurations for both real and imaginary components. To facilitate deployment, we present a framework that generates customized FPGA-based accelerators for BayesCVNNs, leveraging a set of optimized building blocks. Experiments demonstrate the best configuration can be effectively found via the automated search, attaining higher performance with lower hardware costs compared with manually crafted models. The optimized accelerators achieve approximately 4.5x and 13x speedups on different models with less than 10% power consumption compared to GPU implementations, and outperform existing work in both algorithm and hardware aspects. Our code is publicly available at: https://github.com/zehuanzhang/BayesCVNN.git.
• Abstract（参考訳）: 複素値ニューラルネットワーク(CVNN)は、複素数を含むタスクを扱う上で大きな利点がある。 しかし、既存のCVNNは予測の不確実性を定量化できない。 本稿では,複合価値アプリケーションに対する不確実性定量化を実現し,モジュール性によるハードウェア実装の広範な適用性と効率性を示すために,ドロップアウトに基づくBayesCVNN(BayesCVNN)を提案する。 さらに、複素値の二重部分の性質が設計空間を大きく広げ、層混合と部分混合に基づく新しい構成を可能にすることにより、実数と虚数の両方に最適な構成を効果的に識別する自動探索手法を導入する。 本研究では,BayesCVNN向けにFPGAをカスタマイズしたアクセラレータを生成するフレームワークを提案する。 テストでは、自動検索によって最適な構成を効果的に見つけることができ、手作業によるモデルと比較して、ハードウェアコストの低いパフォーマンスを実現することができる。 最適化されたアクセラレータは、GPU実装と比較して10%未満の消費電力を持つ異なるモデルで約4.5倍と13倍のスピードアップを達成する。 私たちのコードは、https://github.com/zehuanzhang/BayesCVNN.git.comで公開されています。

関連論文リスト

• Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators [11.97184801369339]
  高次テンソル分解は、エッジ展開のためのコンパクトなディープニューラルネットワークを得るために広く採用されている。 このようなハードウェアを意識しない設計は、テンソル化モデルの潜在的な遅延とエネルギーの利点を曖昧にすることが多い。 テンソル化ニューラルネットワークの効率的なトレーニングと推論のために,これらの次元を統一設計空間内に統一する共同探索フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-11-22T08:18:40Z)
• MaRVIn: A Cross-Layer Mixed-Precision RISC-V Framework for DNN Inference, from ISA Extension to Hardware Acceleration [4.852153649271776]
  既存の組み込みマイクロプロセッサは、混合精度NNを効率的に実行するための十分なアーキテクチャサポートを欠いている。 電力効率と性能を向上させる多層ハードウェア/ソフトウェア共同設計フレームワークであるMARVInを紹介する。 我々のフレームワークは、平均17.6倍のスピードアップを1%未満の精度で達成でき、ISA非依存のRISC-Vコアより優れ、最大1.8TOP/Wを実現している。
  論文  参考訳（メタデータ） (2025-09-18T17:48:20Z)
• Hardware-Software Co-optimised Fast and Accurate Deep Reconfigurable Spiking Inference Accelerator Architecture Design Methodology [2.968768532937366]
  Spiking Neural Networks(SNN)は、機械学習モデルのエネルギー効率を改善するための有望なアプローチとして登場した。 我々は,ソフトウェア学習深層ニューラルネットワーク(DNN)を高精度スパイキングモデルに移植するハードウェア・ソフトウェア共同最適化戦略を開発した。
  論文  参考訳（メタデータ） (2024-10-07T05:04:13Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• LitE-SNN: Designing Lightweight and Efficient Spiking Neural Network through Spatial-Temporal Compressive Network Search and Joint Optimization [48.41286573672824]
  スパイキングニューラルネットワーク(SNN)は人間の脳の情報処理機構を模倣し、エネルギー効率が高い。 本稿では,空間圧縮と時間圧縮の両方を自動ネットワーク設計プロセスに組み込むLitE-SNNという新しい手法を提案する。
  論文  参考訳（メタデータ） (2024-01-26T05:23:11Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Automatic Mapping of the Best-Suited DNN Pruning Schemes for Real-Time Mobile Acceleration [71.80326738527734]
  本稿では,汎用的,きめ細かな構造化プルーニング手法とコンパイラの最適化を提案する。 提案手法は,より微細な構造化プルーニング手法とともに,最先端のDNN最適化フレームワークよりも優れていることを示す。
  論文  参考訳（メタデータ） (2021-11-22T23:53:14Z)
• PatDNN: Achieving Real-Time DNN Execution on Mobile Devices with Pattern-based Weight Pruning [57.20262984116752]
  粗粒構造の内部に新しい次元、きめ細かなプルーニングパターンを導入し、これまで知られていなかった設計空間の点を明らかにした。 きめ細かいプルーニングパターンによって高い精度が実現されているため、コンパイラを使ってハードウェア効率を向上し、保証することがユニークな洞察である。
  論文  参考訳（メタデータ） (2020-01-01T04:52:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。