論文の概要: HyPulse: A Pulse Synthesis Framework for Hybrid Qubit-Oscillator Gates on Trapped-Ion Platform
- arxiv url: http://arxiv.org/abs/2604.26804v1
- Date: Wed, 29 Apr 2026 15:34:29 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-30 15:59:36.461843
- Title: HyPulse: A Pulse Synthesis Framework for Hybrid Qubit-Oscillator Gates on Trapped-Ion Platform
- Title（参考訳）: HyPulse:Traped-Ionプラットフォーム上でのハイブリッドQubit-Oscillatorゲートのためのパルス合成フレームワーク
- Authors: Masoud Hakimi Heris, Yuan Liu, Frank Mueller,
- Abstract要約: ハードウェア対応パルス合成・生成フレームワークHyPulseを提案する。
オフライン最適化エンジンは、高忠実度プリミティブのコンテンツ適応キャッシュをポップアップさせる。
オンラインアセンブラは、トラップされたイオンハードウェア制御システムを駆動するための回路固有のパルスプログラムを構築する。
- 参考スコア（独自算出の注目度）: 3.913293205812247
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: As hybrid qubit-oscillator algorithm development and trapped-ion hardware demonstrations advance in parallel, there is a lack of a compilation layer connecting the two at the pulse level in the vertical software stack. While qubit gate control and pulse synthesis are well-established, the translation of hybrid qubit-oscillator primitives to the pulse level has not been systematically addressed. This gap is further compounded by the inherently continuous parametric nature of such gates. Each distinct parameter value defines a physically unique operation requiring independent pulse optimization, making static pre-compilation strategies inapplicable. To fill this gap, we present HyPulse, a hardware-aware pulse synthesis and generation framework, which contributes a two-phase architecture decoupling pulse discovery from circuit assembly. An offline optimization engine populates a content-addressed cache of high-fidelity primitives: If a pulse for a given gate, parameter, and device specification already exists in the library, it is retrieved instantly; otherwise the optimizer synthesizes, hashes, and caches it automatically. An online assembler then constructs circuit-specific pulse programs ready to drive trapped-ion hardware control systems via DAX/ARTIQ (Duke) and JaqalPaw/QSCOUT (Sandia), trapped-ion pulse execution backends.
- Abstract（参考訳）: ハイブリッド量子ビットオシレータアルゴリズムとトラップイオンハードウェアのデモが並列に進行するにつれて、垂直ソフトウェアスタックのパルスレベルで2つを接続するコンパイル層が欠如している。
クビットゲート制御とパルス合成は確立されているが、ハイブリッドクビットオシレータプリミティブのパルスレベルへの変換は体系的に解決されていない。
このギャップは、そのようなゲートの本質的に連続なパラメトリックな性質によってさらに複雑になる。
それぞれのパラメータ値は、独立パルス最適化を必要とする物理的にユニークな操作を定義し、静的プリコンパイル戦略を適用不可能にする。
このギャップを埋めるために,ハードウェア対応パルス合成・生成フレームワークHyPulseを提案する。
オフライン最適化エンジンは、高忠実度プリミティブのコンテントアドレスキャッシュをポップアップする: 所定のゲート、パラメータ、デバイス仕様のパルスがライブラリにすでに存在する場合、即座に取得される。
オンラインアセンブラはDAX/ARTIQ (Duke) と JaqalPaw/QSCOUT (Sandia) を介して、トラップイオンのハードウェア制御システムを駆動するための回路固有のパルスプログラムを構築する。
関連論文リスト
- Hardware-Efficient Hamiltonian Simulation via Trotter-Initialized Variational Optimization with Native Placement [0.0]
本稿では,製品形式分解を合成プリミティブとして扱う構造対応コンパイルフレームワークを提案する。
ハイゼンベルク、イジング、XYの各モデルに$n$--$8$ qubitsのモデルがあり、コンパイルされた回路は$F>0.996$となる。
IBM Torinoのハードウェアでは、より短い近似回路がより深い精度で分解される状態が観察される。
論文 参考訳（メタデータ） (2026-04-29T13:26:54Z) - AdaFuse: Accelerating Dynamic Adapter Inference via Token-Level Pre-Gating and Fused Kernel Optimization [84.25316984309725]
動的スパース構造とパラメータ効率のよいアダプタ(例えばLoRA)の統合は、大規模言語モデル(LLM)を拡張するための強力な技術である。
計算負荷は最小限に抑えられるが、計算のレイテンシが急上昇し、復号速度が2.5倍以上遅くなる。
AdaFuseはアルゴリズムと基盤となるハードウェアシステムとの緊密な協調設計に基づいて構築されたフレームワークで、効率的な動的アダプタ実行を実現する。
論文 参考訳（メタデータ） (2026-03-12T12:46:42Z) - Eliminating Multi-GPU Performance Taxes: A Systems Approach to Efficient Distributed LLMs [61.953548065938385]
分析フレームワークとして'3つの税'(バルク同期、カーネル間データローカリティ、カーネルローンチオーバーヘッド)を紹介した。
我々は、分散GPU実行におけるキー非効率に対処するために、厳密なBSPモデルを超えて移動することを提案する。
BSPベースのアプローチによるエンドツーエンドのレイテンシの10-20%の高速化を観察する。
論文 参考訳（メタデータ） (2025-11-04T01:15:44Z) - Oscillator-qubit generalized quantum signal processing for vibronic models: a case study of uracil cation [4.351505522514463]
状態準備と時間進化を実装したハイブリッド発振器量子ビットプロセッサのコンパイラを提案する。
このコンパイラは、任意のボゾン位相ゲートを合成するために一般化量子信号処理(GQSP)を起動する。
我々は,無調波ビブロニックモデルによる正確なモデリングを必要とする標準系であるウラシルカチオンについて,本手法の有効性を検証した。
論文 参考訳（メタデータ） (2025-10-12T08:13:57Z) - CLASS: A Controller-Centric Layout Synthesizer for Dynamic Quantum Circuits [58.16162138294308]
CLASSは、分散制御システムにおけるコントローラ間通信遅延を低減するために設計された、コントローラ中心のレイアウトシンセサイザーである。
評価の結果、CLASSは通信遅延を最大100%減らし、追加操作数の平均2.10%しか増加しないことがわかった。
論文 参考訳（メタデータ） (2025-09-19T08:11:55Z) - Neural-network-based design and implementation of fast and robust quantum gates [0.0]
我々は,量子ゲートのパルス工学に焦点をあてた,量子システムにおける最適制御に対する連続的,ニューラルネットワークに基づくアプローチを提案する。
トレーニング可能なニューラルネットワークの出力として制御フィールドを構築し、離散パラメトリゼーションや事前定義されたベースの必要性を排除する。
論文 参考訳（メタデータ） (2025-05-04T10:12:27Z) - Graph-Based Pulse Representation for Diverse Quantum Control Hardware [0.3999851878220878]
pulselibは、量子システムのためのグラフベースのパルスレベル表現である。
本稿では,従来のコンパイルパイプラインの抽象構文木(AST)モデルを模倣した表現のアーキテクチャについて述べる。
我々は,パルスリブのグラフに基づくアーキテクチャにより,制約や実装を記述・表現可能な,閉じ込められたイオン固有ゲートやシェルビングパルススキームなどのアプリケーションを概説する。
論文 参考訳（メタデータ） (2024-09-12T21:39:14Z) - EPOC: A Novel Pulse Generation Framework Incorporating Advanced Synthesis Techniques for Quantum Circuits [5.42802616500974]
EPOCは量子回路のための効率的なパルス発生フレームワークである。
ZX-Calculus、回路分割、回路合成を組み合わせてパルス発生を加速する。
論文 参考訳（メタデータ） (2024-05-06T19:20:32Z) - Pulse-controlled qubit in semiconductor double quantum dots [57.916342809977785]
単一電子電荷量子ビットの量子制御のための数値最適化多パルスフレームワークを提案する。
新規な制御方式は、キュービットを断熱的に操作すると同時に、高速で一般的な単一キュービット回転を行う能力も保持する。
論文 参考訳（メタデータ） (2023-03-08T19:00:02Z) - Extending XACC for Quantum Optimal Control [70.19683407682642]
量子コンピューティングベンダーは、直接パルスレベルの量子制御のためのアプリケーションプログラミングをオープンにし始めている。
本稿では,XACCシステムレベルの量子古典ソフトウェアフレームワークの拡張について述べる。
この拡張により、デジタル量子回路表現を等価なパルスシーケンスに変換することができる。
論文 参考訳（メタデータ） (2020-06-04T13:13:55Z) - Enabling Pulse-level Programming, Compilation, and Execution in XACC [78.8942067357231]
ゲートモデル量子処理ユニット(QPU)は現在、クラウド上のベンダーから利用可能である。
物理ハードウェア上で低深度回路を実行するためのデジタル量子プログラミングアプローチが存在する。
ベンダーはこのパルスレベル制御システムを、特定のインターフェースを通じて一般公開し始めている。
論文 参考訳（メタデータ） (2020-03-26T15:08:32Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。