論文の概要: Janus: Compiler-Based Defense Against Transient Execution Attacks Using ARM Hardware Primitives
- arxiv url: http://arxiv.org/abs/2605.10049v1
- Date: Mon, 11 May 2026 06:22:39 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-12 23:28:50.570089
- Title: Janus: Compiler-Based Defense Against Transient Execution Attacks Using ARM Hardware Primitives
- Title（参考訳）: Janus:ARMハードウェアプリミティブを使用した過激な実行攻撃に対するコンパイラベースの防御
- Authors: Ciyan Ouyang, Peinan Li, Yubiao Huang, Dan Meng, Rui Hou,
- Abstract要約: 私たちは、Spectreのような一時的な実行攻撃とARM64プラットフォームでの制御フローハイジャックを緩和する、コンパイラベースのセキュリティフレームワークであるJanusを紹介します。
Janusは投機的実行と制御フロー依存性をPA修飾器と統合し、PAとBTIのマイクロアーキテクチャー機能を使用して制御フロー投機攻撃を防ぎ、既存の制御フロー整合機構を通じて制御フローと投機的実行の両方を確保する。
- 参考スコア（独自算出の注目度）: 8.389298813094568
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We present Janus, a compiler-based security framework that mitigates transient execution attacks like Spectre and control-flow hijacking on ARM64 platforms. Janus integrates speculative execution and control flow dependencies with PA modifiers, using PA and BTI microarchitectural features to prevent control-flow speculation attacks and secure both control flow and speculative execution through existing control-flow integrity mechanisms. To optimize performance, Janus minimizes overhead by merging defense operations across different defense layers (modifier fusion) and reusing registers of protected variables (carrier reuse), while maintaining strong security guarantees. Evaluation on SPEC CPU2017 shows an average performance overhead of 3.85%, with real-world applications exhibiting overheads ranging from 2.97% to 7.80%. Janus offers effective speculative execution security and low performance and code size overhead, making it a robust solution for ARM-based systems.
- Abstract（参考訳）: 私たちは、Spectreのような一時的な実行攻撃とARM64プラットフォームでの制御フローハイジャックを緩和する、コンパイラベースのセキュリティフレームワークであるJanusを紹介します。
Janusは、投機的実行と制御フロー依存性をPA修飾器と統合し、PAとBTIのマイクロアーキテクチャー機能を使用して、制御フロー投機攻撃を防ぎ、既存の制御フロー整合機構を通じて制御フローと投機的実行の両方を確保する。
パフォーマンスを最適化するために、Janusは異なる防御層(モデレータ融合)に防御操作をマージし、保護された変数のレジスタを再利用し(キャリア再利用)、強力なセキュリティ保証を維持することでオーバーヘッドを最小化する。
SPEC CPU2017の評価では、平均的なパフォーマンスオーバーヘッドは3.85%であり、実際のアプリケーションは2.97%から7.80%のオーバーヘッドを示す。
Janusは効果的な投機的実行セキュリティと低パフォーマンスとコードサイズオーバーヘッドを提供し、ARMベースのシステムにとって堅牢なソリューションである。
関連論文リスト
- ReasAlign: Reasoning Enhanced Safety Alignment against Prompt Injection Attack [52.17935054046577]
本稿では、間接的インジェクション攻撃に対する安全性アライメントを改善するためのモデルレベルのソリューションであるReasAlignを提案する。
ReasAlignには、ユーザクエリの分析、競合する命令の検出、ユーザの意図したタスクの継続性を維持するための構造化された推論ステップが組み込まれている。
論文 参考訳（メタデータ） (2026-01-15T08:23:38Z) - CaMeLs Can Use Computers Too: System-level Security for Computer Use Agents [60.98294016925157]
AIエージェントは、悪意のあるコンテンツがエージェントの行動をハイジャックして認証情報を盗んだり、金銭的損失を引き起こすような、インジェクション攻撃に弱い。
CUAのためのシングルショットプランニングでは、信頼できるプランナーが、潜在的に悪意のあるコンテンツを観察する前に、条件付きブランチで完全な実行グラフを生成する。
このアーキテクチャ分離は命令インジェクションを効果的に防止するが、ブランチステアリング攻撃を防ぐには追加の対策が必要であることを示す。
論文 参考訳（メタデータ） (2026-01-14T23:06:35Z) - RunPBA -- Runtime attestation for microcontrollers with PACBTI [0.6299766708197883]
RunPBAは、制御フロー攻撃を防ぐために設計された、ハードウェアベースのランタイム認証システムである。
パフォーマンスのオーバーヘッドを最小限に抑え、厳格な消費電力制限に固執する。
論文 参考訳（メタデータ） (2025-12-14T15:09:48Z) - Variable Record Table: A Unified Hardware-Assisted Framework for Runtime Security [0.0]
本稿では,ハードウェア支援フレームワークを統一した可変レコードテーブル(VRT)を提案する。
VRTはバッファオーバーフロー、バックエンド制御フロー整合性(CFI)、投機的実行攻撃検出に対する空間メモリ安全性を強制する。
論文 参考訳（メタデータ） (2025-12-14T07:04:49Z) - Indirect Prompt Injections: Are Firewalls All You Need, or Stronger Benchmarks? [58.48689960350828]
エージェントインタフェースにおけるシンプルでモジュール的で,モデルに依存しないディフェンスが,高ユーティリティで完全なセキュリティを実現することを示す。
ツール入力ファイアウォール(最小限のファイアウォール)とツール出力ファイアウォール(サニタイザ)の2つのファイアウォールをベースとしたディフェンスを採用している。
論文 参考訳（メタデータ） (2025-10-06T18:09:02Z) - AegisLLM: Scaling Agentic Systems for Self-Reflective Defense in LLM Security [74.22452069013289]
AegisLLMは、敵の攻撃や情報漏洩に対する協調的なマルチエージェント防御である。
テスト時のエージェント推論システムのスケーリングは,モデルの有用性を損なうことなく,ロバスト性を大幅に向上させることを示す。
アンラーニングやジェイルブレイクを含む主要な脅威シナリオに対する総合的な評価は、AegisLLMの有効性を示している。
論文 参考訳（メタデータ） (2025-04-29T17:36:05Z) - CoreGuard: Safeguarding Foundational Capabilities of LLMs Against Model Stealing in Edge Deployment [66.72332011814183]
CoreGuardは、エッジデバイスにデプロイされるプロプライエタリな大規模言語モデル(LLM)の計算と通信効率の保護方法である。
CoreGuardは効率的な保護プロトコルを使用して、計算オーバーヘッドを削減し、伝搬プロトコルによる通信オーバーヘッドを最小限にする。
論文 参考訳（メタデータ） (2024-10-16T08:14:24Z) - A Scheduling-Aware Defense Against Prefetching-Based Side-Channel Attacks [16.896693436047137]
プリフェッチと呼ばれるメモリの投機的ロードは、現実世界のCPUでは一般的である。
プリフェッチは、RSA、AES、ECDH実装で使用されるキーなど、プロセス分離やリークシークレットをバイパスするために利用することができる。
我々はx86_64とARMプロセッサに対する対策を実装した。
論文 参考訳（メタデータ） (2024-10-01T07:12:23Z) - Libra: Architectural Support For Principled, Secure And Efficient Balanced Execution On High-End Processors (Extended Version) [9.404954747748523]
制御フローリーク(CFL)攻撃は、攻撃者がサイドチャネルの観測を通して、被害者プログラムの制御フロー決定を公開することを可能にする。
線形化はCFL攻撃に対する唯一の効果的な対策であると広く信じられている。
我々は、ハイエンドプロセッサ上でCFLを効率的に処理するための汎用的で原則化されたハードウェア・ソフトウェア・コーデックであるLibraを提案する。
論文 参考訳（メタデータ） (2024-09-05T17:56:19Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。