論文の概要: SHIA: A Direct SysML-Hardware Interface Architecture for Model-Centric Verification

• arxiv url: http://arxiv.org/abs/2605.11248v1
• Date: Mon, 11 May 2026 21:16:27 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-13 21:48:56.434749
• Title: SHIA: A Direct SysML-Hardware Interface Architecture for Model-Centric Verification
• Title（参考訳）: Shia: モデル中心検証のためのSysMLハードウェアインタフェースアーキテクチャ
• Authors: Charles Lewis, Amal Elsokary, Siyuan Ji,
• Abstract要約: 本稿では,SysMLハードウェアインタフェースアーキテクチャ(SHIA)を紹介する。 ShiAは、IBM Rhapsody内の組み込みC++で記述されたSysMLサイドサーバと、Raspberry Pi上で動作するハードウェアサイドサーバによって実現されている。 論理ゲートケーススタディでは、ハードウェアモデルの構築とプロトタイプアセンブリから、ハーネス設計のテスト、動作状態チャート制御、統合前の各コンポーネントのステージ検証に至るまで、エンドツーエンドのアプローチを実証している。
• 参考スコア（独自算出の注目度）: 0.5604402179938209
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Model-Based Systems Engineering (MBSE) is widely treated as the backbone of digital engineering, with languages such as the Systems Modeling Language (SysML) providing the means to capture system structure, behaviour, and verification intent. Yet once verification moves to hardware, the system model is routinely left behind. Domain-specific simulation environments, model transformations, and bespoke tool integrations take over, and the model that began as the authoritative reference drifts out of sync with the implementation it was meant to govern. This paper introduces the SysML Hardware Interface Architecture (SHIA), which keeps an executable SysML model directly inside the verification loop, exchanging messages with physical hardware without intermediate transformation chains, co-simulation platforms, or broker-mediated plugins. SHIA is realised through a SysML side server, written in embedded C++ within IBM Rhapsody, and a hardware side server running on a Raspberry Pi, together establishing a bidirectional link between the digital model and the physical system. A logic gate case study demonstrates the approach end-to-end, from hardware model construction and prototype assembly to test harness design, behavioural statechart control, and staged verification of each component before integration. The integrated system exchanged messages correctly in both directions, and Karnaugh map comparison between the SysML-generated and hardware-generated outputs showed zero discrepancy. The result shows that, when paired with a suitable interface, SysML need not remain a static description that informs downstream tools; it can serve as the executable layer through which hardware behaviour is stimulated, observed, and verified. The work demonstrates a route to model-governed verification and a shorter digital thread between system architecture and the hardware that realises it.
• Abstract（参考訳）: モデルベースシステムエンジニアリング(MBSE)は、システムモデリング言語(SysML)のような言語がシステム構造、振る舞い、検証意図を捉える手段を提供するデジタルエンジニアリングのバックボーンとして広く扱われている。 しかし、検証がハードウェアに移行すると、システムモデルは日常的に取り残される。 ドメイン固有のシミュレーション環境、モデル変換、およびbespokeツールの統合が引き継いだ。 本稿では、SysMLハードウェアインタフェースアーキテクチャ(SHIA)を紹介し、SysMLモデルを検証ループ内で直接保持し、中間変換チェーン、共シミュレーションプラットフォーム、ブローカを介さない物理的ハードウェアでメッセージを交換する。 ShiAは、IBM Rhapsody内の組み込みC++で記述されたSysMLサイドサーバと、Raspberry Pi上で動作するハードウェアサイドサーバを通じて実現され、デジタルモデルと物理システムとの双方向リンクを確立する。 論理ゲートケーススタディでは、ハードウェアモデルの構築とプロトタイプアセンブリから、ハーネス設計のテスト、動作状態チャート制御、統合前の各コンポーネントのステージ検証に至るまで、エンドツーエンドのアプローチを実証している。 統合されたシステムでは、両方の方向にメッセージを正しく交換し、SysMLの生成した出力とハードウェア生成した出力のKarnaughマップの比較では、相違がみられなかった。 結果として、適切なインターフェースと組み合わせることで、SysMLはダウンストリームツールに通知する静的な記述を残さなくなり、ハードウェアの振る舞いを刺激し、観察し、検証する実行可能なレイヤとして機能することが示された。 この研究は、モデルに依存した検証への道筋を示し、システムアーキテクチャとそれを実現するハードウェアの間の短いデジタルスレッドを示す。

関連論文リスト

• EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR [14.681439854488765]
  EquivFusionはマルチモーダル回路の設計に適したエンドツーエンドの等価チェックツールである。 PyTorch、C/C++、Chisel、Verilog、ゲートレベルのネットリストなど、さまざまなエントリポイントを共通の中間表現に統合する。
  論文  参考訳（メタデータ） (2026-04-17T12:09:54Z)
• AutoFlows++: Hierarchical Message Flow Mining for System on Chip Designs [6.0174402828965725]
  AutoFlows++は、複雑な設計の通信トレースからメッセージフローをマイニングするための設計アーキテクチャ誘導階層フレームワークである。 その結果,AutoFlows++は従来の手法と比較して,フロー抽出精度を著しく向上することがわかった。
  論文  参考訳（メタデータ） (2026-04-12T15:44:43Z)
• Sketch2Simulation: Automating Flowsheet Generation via Multi Agent Large Language Models [0.0]
  プロセススケッチを実行可能なシミュレーションモデルに変換することは、プロセスシステム工学において依然として大きなボトルネックとなっている。 生成AIの最近の進歩は、エンジニアリングダイアグラムの解釈とフローシートの生成の両方を改善してきたが、これらはほとんど接続されていない。 本稿では,プロセス図を直接実行可能なAspen HYSYSフローシートに変換する,エンドツーエンドのマルチエージェント大規模言語モデルを提案する。
  論文  参考訳（メタデータ） (2026-03-25T03:36:46Z)
• Hardware Co-Design Scaling Laws via Roofline Modelling for On-Device LLMs [49.99513618431772]
  本稿では,モデル精度と推論性能を捉えるハードウェア共同設計法を提案する。 我々はNVIDIA Jetson Orin上で1,942の候補アーキテクチャを実証的に評価した。 我々のアーキテクチャはWikiText-2で19.42%低いパープレキシティを実現している。
  論文  参考訳（メタデータ） (2026-02-10T23:51:00Z)
• An Architecture-Led Hybrid Report on Body Language Detection Project [0.0]
  本報告では、2つの近代視覚言語モデル(VLM)のアーキテクチャによる分析について述べる。 アーキテクチャプロパティがBodyLanguageDetectionで実装された実用的なビデオからアーティファクトパイプラインにどのようにマップされているかを説明する。
  論文  参考訳（メタデータ） (2025-12-28T18:03:00Z)
• Executable Ontologies: Synthesizing Event Semantics with Dataflow Architecture [51.56484100374058]
  我々は、セマンティックイベントセマンティクスとデータフローアーキテクチャを統合することで、従来のビジネスプロセス管理システムの限界に対処できることを実証する。 大胆なシーエンジニアリングのアーキテクチャは、セマンティックモデルをコンパイルなしで実行可能なアルゴリズムとして解釈する。 実行時にイベントモデルを変更することで、透明性を確保し、統一されたセマンティックフレームワーク内でデータとビジネスロジックをシームレスにマージする。
  論文  参考訳（メタデータ） (2025-09-11T18:12:46Z)
• The Scalability of Simplicity: Empirical Analysis of Vision-Language Learning with a Single Transformer [68.71557348281007]
  本稿では,単一変圧器統合多モーダル大言語モデル(MLLM)であるSAILを紹介する。 事前訓練された視覚変換器(ViT)に依存している既存のモジュール型MLLMとは異なり、SAILは別個の視覚エンコーダを必要としない。 我々は,SAILの特性(スケーラビリティ,クロスモーダル情報フローパターン,視覚表現能力など)をモジュール型MLLMと体系的に比較した。
  論文  参考訳（メタデータ） (2025-04-14T17:50:20Z)
• Object Files and Schemata: Factorizing Declarative and Procedural Knowledge in Dynamical Systems [135.10772866688404]
  モノリシックな隠蔽状態を持つブラックボックスモデルは、手続き的知識を一貫して均一に適用できないことが多い。 宣言的および手続き的知識を分解するアーキテクチャを通じてこの問題に対処する。
  論文  参考訳（メタデータ） (2020-06-29T17:45:03Z)
• Taurus: A Data Plane Architecture for Per-Packet ML [59.1343317736213]
  本稿では,線数推論のためのデータプレーンであるTaurusの設計と実装について述べる。 Taurus スイッチ ASIC の評価は,Taurus がサーバベースコントロールプレーンよりも桁違いに高速に動作することを示す。
  論文  参考訳（メタデータ） (2020-02-12T09:18:36Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。