論文の概要: Building Reliable Arithmetic Multipliers Under NBTI Aging and Process Variations

• arxiv url: http://arxiv.org/abs/2605.18444v1
• Date: Mon, 18 May 2026 14:12:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-19 23:51:08.412611
• Title: Building Reliable Arithmetic Multipliers Under NBTI Aging and Process Variations
• Title（参考訳）: NBTI時効下における信頼性算術的乗算器の構築とプロセス変動
• Authors: Masoud Heidary, Biresh Kumar Joardar,
• Abstract要約: 現代コンピューティングシステムの基盤となる算術乗算器の老化に着目する。 特に、AIワークロードは、乗算器における負バイアス温度不安定(NBTI)効果を加速することができる。 本稿では,乗算の符号分散特性を利用した新しい老化緩和手法を提案する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Hardware aging poses a significant challenge for integrated circuits (ICs), leading to performance degradation and eventual failure. In this work, we focus on the aging of arithmetic multipliers, which are a cornerstone of modern computing systems including in CPUs, GPUs, and FPGAs, as well as AI accelerators like systolic arrays. In particular, AI workloads, which rely predominantly on multiplications, can accelerate Negative Bias Temperature Instability (NBTI) effects in multipliers. This paper presents a novel aging mitigation technique that leverages the signinvariance property of multiplication. By selectively applying 2s complement transformations to inputs, the method redistributes stress across transistors, reducing the effects of NBTI aging. The proposed method is also integrated into systolic arrays, a common AI accelerator, to demonstrate its efficiency in a high-throughput AI accelerator. Experimental evaluations using Cadence tools show better lifetime compared to natural aging (with no mitigation) baseline, while introducing negligible area and delay overheads.
• Abstract（参考訳）: ハードウェアの老朽化は集積回路(IC)にとって大きな課題であり、性能劣化と最終的な故障につながる。 本稿では,CPU,GPU,FPGA,さらにはサイストリックアレイなどのAIアクセラレータなど,現代のコンピューティングシステムの基盤となる算術乗算器の老朽化に焦点を当てる。 特に、乗算に大きく依存するAIワークロードは、乗算器における負バイアス温度不安定(NBTI)効果を加速することができる。 本稿では,乗算の符号分散特性を利用した新しい老化緩和手法を提案する。 入力に2s相補変換を選択的に適用することにより、トランジスタ間の応力を再分配し、NBTI時効の影響を低減させる。 提案手法は、一般的なAIアクセラレータであるシストリクスアレイにも組み込まれ、高スループットAIアクセラレーターにおける効率性を示す。 キャデンスツールを用いた実験的評価は, 無視可能な面積と遅延オーバーヘッドを導入しながら, 自然老化(緩和を伴わない)の基準線よりも寿命がよいことを示した。

関連論文リスト

• Attacking AI Accelerators by Leveraging Arithmetic Properties of Addition [0.0]
  我々は,乗算・加算操作を妨害するために,加算の可換性を利用する新しいハードウェア老化攻撃を提案する。 加算器の入力を置換することにより、トランジスタ間の不均衡な応力を誘導しながら機能的正しさを保ち、回路の遅延劣化を加速させる。
  論文  参考訳（メタデータ） (2026-03-28T23:03:27Z)
• Neuro-Channel Networks: A Multiplication-Free Architecture by Biological Signal Transmission [0.0]
  ディープラーニングの急速な普及は、高性能ハードウェアに大きく依存していることに制約されている。 これらの特別な加速器は、違法に高価でエネルギー集約的なだけでなく、供給不足にも悩まされている。 我々は,AIを高価なハードウェア依存から切り離すように設計された,新しい乗算自由アーキテクチャであるNeuro-Channel Networks (NCN)を提案する。
  論文  参考訳（メタデータ） (2026-01-05T16:33:13Z)
• A Smooth Transition Between Induction and Deduction: Fast Abductive Learning Based on Probabilistic Symbol Perception [81.30687085692576]
  確率的シンボル知覚(PSP)と呼ばれる最適化アルゴリズムを導入し,誘導と推論のスムーズな遷移を実現する。 実験は有望な結果を実証する。
  論文  参考訳（メタデータ） (2025-02-18T14:59:54Z)
• Joint Transmit and Pinching Beamforming for Pinching Antenna Systems (PASS): Optimization-Based or Learning-Based? [89.05848771674773]
  MISO (Multiple-input Single-output) フレームワークを提案する。 それは複数の導波路で構成されており、多数の低コストアンテナ(PA)を備えている。 PAの位置は、大規模パスと空間の両方にまたがるように再構成することができる。
  論文  参考訳（メタデータ） (2025-02-12T18:54:10Z)
• Algorithmic Strategies for Sustainable Reuse of Neural Network Accelerators with Permanent Faults [9.89051364546275]
  本稿では、ニューラルネットワーク(NN)アクセラレーターにおける恒久的ハードウェア故障をバイパスする代わりに、障害成分の挙動を一意に統合して定量化する手法を提案する。 Invertible Scaling や Shifting of activations や Shifting of Shifting of weights, fine tuning with the faulty behavior など,無停止断層のサブセットに対するアルゴリズム的緩和手法を提案する。 特に、提案手法はハードウェアの変更を一切必要とせず、代わりに広く使われているシストリックアレイベースの加速器の既存のコンポーネントに依存している。
  論文  参考訳（メタデータ） (2024-12-17T18:56:09Z)
• Dynamic Range Reduction via Branch-and-Bound [1.0141085397402314]
  ハードウェアアクセラレーターを強化するための主要な戦略は、算術演算における精度の低下である。 本稿ではQUBO問題における精度向上のための完全原理分岐境界アルゴリズムを提案する。 実験は、実際の量子アニール上でのアルゴリズムの有効性を検証する。
  論文  参考訳（メタデータ） (2024-09-17T03:07:56Z)
• Resistive Memory-based Neural Differential Equation Solver for Score-based Diffusion Model [55.116403765330084]
  スコアベースの拡散のような現在のAIGC法は、迅速性と効率性の点で依然として不足している。 スコアベース拡散のための時間連続型およびアナログ型インメモリ型ニューラル微分方程式解法を提案する。 我々は180nmの抵抗型メモリインメモリ・コンピューティング・マクロを用いて,我々の解を実験的に検証した。
  論文  参考訳（メタデータ） (2024-04-08T16:34:35Z)
• HEAT: Hardware-Efficient Automatic Tensor Decomposition for Transformer Compression [69.36555801766762]
  本稿では,分解可能な指数空間を効率的に探索できるハードウェア対応テンソル分解フレームワークHEATを提案する。 ハードウェア対応のBERT変異体は, エネルギー遅延を5.7倍に低減し, 精度が1.1%以下であることを示す。
  論文  参考訳（メタデータ） (2022-11-30T05:31:45Z)
• Efficient Few-Shot Object Detection via Knowledge Inheritance [62.36414544915032]
  Few-shot Object Detection (FSOD) は、未確認のタスクに少ないトレーニングサンプルで適応できるジェネリック検出器を学習することを目的としている。 計算量の増加を伴わない効率的なプレトレイン・トランスファー・フレームワーク(PTF)のベースラインを提案する。 また,予測された新しいウェイトと事前訓練されたベースウェイトとのベクトル長の不整合を軽減するために,適応長再スケーリング(ALR)戦略を提案する。
  論文  参考訳（メタデータ） (2022-03-23T06:24:31Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。