論文の概要: Efficient Quantum Error Mitigation for Unitary k-Designs

• arxiv url: http://arxiv.org/abs/2606.03891v1
• Date: Tue, 02 Jun 2026 16:52:08 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-03 22:00:05.183749
• Title: Efficient Quantum Error Mitigation for Unitary k-Designs
• Title（参考訳）: 単元k-設計における効率的な量子エラー除去
• Authors: Ayush Pancholy, K. Birgitta Whaley,
• Abstract要約: ノイズの多いハードウェアは 量子回路を無数のエラー源に 依存させる 我々は、回路全体の分極を推定するために、一元的k-設計パウリ支援分布を用いる。 本手法は、2ビットのゲートオーバーヘッドを発生させることなく、一元的k-設計におけるゲートベースの誤差を効果的に低減することを示す。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum circuit ensembles that have the properties of unitary k-designs represent applications where there is no obvious bias toward any particular Pauli support, as is the case in simulating systems exhibiting ''quantum chaos,'' which range from quantum dynamics near black holes to gapless spin fluid analysis. However, noisy hardware makes quantum circuits prone to a myriad of error sources, of which depolarizing and coherent error can be particularly destructive. To combat depolarizing error, popular techniques typically involve circuit or gate folding, which can be time-intensive procedures due to increased circuit depth and shot overhead. Other tensor-network-based mitigation techniques suffer from intractability in high-entanglement regimes. In this work, we leverage the structure of unitary k-design Pauli support distributions by introducing a technique we name ''circuit balancing,'' along with gate benchmarking data, in order to estimate circuit-wide depolarization. We describe how to invert the diagnosed circuit depolarization even in the presence of coherent error, via Pauli twirling. We provide asymptotics to estimate the number of twirls needed to maintain a desired output fidelity. We test our method numerically in a variety of simulation settings and find that it can significantly reduce average random circuit infidelity. Further, we employ our methods to find significant infidelity reductions when running a random circuit ensemble on a contemporary superconducting quantum computer, IBM Fez. Overall, we show that the method effectively reduces gate-based error for unitary k-designs without incurring any two-qubit gate overhead.
• Abstract（参考訳）: ユニタリk-設計の性質を持つ量子回路アンサンブルは、ブラックホール近傍の量子力学から隙間のないスピン流体解析まで「量子カオス」を示す系をシミュレートする場合のように、特定のパウリの支援に対して明らかな偏見がないアプリケーションを表す。 しかし、ノイズの多いハードウェアは、量子回路を無数の誤差源にしやすくし、非分極とコヒーレントな誤差は特に破壊的である。 脱分極誤差に対処するためには、一般的に一般的な技術は回路やゲートの折り畳みを伴い、これは回路の深さとショットオーバーヘッドの増加による時間集約的な手順である。 その他のテンソルネットワークに基づく緩和技術は、高絡み状態の引き込み性に悩まされる。 本研究では,回路全体の分極を推定するために,ゲートベンチマークデータとともに「回路バランス」と呼ぶ手法を導入することにより,一元的k-設計パウリ支持分布の構造を利用する。 パウリ・ツワイルリングを通したコヒーレントエラーがあっても、診断された回路偏極を逆転させる方法について述べる。 所望の出力忠実度を維持するのに必要なツイールの数を推定する漸近的手法を提供する。 提案手法は,様々なシミュレーション環境で数値的に検証し,平均的ランダム回路の不整合を著しく低減できることを示した。 さらに,同時代の超伝導量子コンピュータであるIBM Fez上でランダムな回路アンサンブルを動作させる場合,その不整合性を著しく低下させる手法を提案する。 全体として、この手法は、2キュービットのゲートオーバーヘッドを発生させることなく、一元的k-設計におけるゲートベースの誤差を効果的に低減することを示す。

関連論文リスト

• Continuous Noise Model for Quantum Circuits [0.6335848702857038]
  本稿では,量子回路の連続的コヒーレントノイズモデルについて検討し,離散的なパウリモデルと比較する。 焦点は回路深度にまたがる小さなコヒーレントゲートエラーである。 その結果, 連続コヒーレントノイズはパウリノイズよりも論理的性能を劣化させる可能性が示唆された。
  論文  参考訳（メタデータ） (2026-04-28T18:00:03Z)
• Robust Quantum Gates against Correlated Noise in Integrated Quantum Chips [11.364693110852738]
  超伝導量子回路におけるロバスト量子ゲートの実験的実現について報告する。 我々の研究は、ノイズ耐性複素量子回路を実現するための汎用的なツールボックスを提供する。
  論文  参考訳（メタデータ） (2024-01-03T16:12:35Z)
• Scalable noisy quantum circuits for biased-noise qubits [37.69303106863453]
  安定猫量子ビットの既存システムに動機づけられたビットフリップ誤差のみに影響されるバイアスノイズ量子ビットを考察する。 現実的なノイズモデルでは、位相フリップは無視できないが、Pauli-Twirling近似では、ベンチマークが最大106ドルのゲートを含む回路の正しさを確認できる。
  論文  参考訳（メタデータ） (2023-05-03T11:27:50Z)
• Efficient estimation of trainability for variational quantum circuits [43.028111013960206]
  変動量子回路のコスト関数とその分散を効率よく計算する方法を見出した。 この方法は、変分量子回路のトレーニング容易性を証明し、バレンプラトー問題を克服できる設計戦略を探索するために用いられる。
  論文  参考訳（メタデータ） (2023-02-09T14:05:18Z)
• Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
  本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。 我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
  論文  参考訳（メタデータ） (2022-04-12T19:39:31Z)
• Circuit connectivity boosts by quantum-classical-quantum interfaces [0.4194295877935867]
  高接続回路は、現在の量子ハードウェアの主要な障害である。 本稿では,スワップゲートはしごを使わずにそのような回路をシミュレートする古典量子ハイブリッドアルゴリズムを提案する。 より遠い2つの量子ビットに対するベル状態回路の有効性を数値的に示す。
  論文  参考訳（メタデータ） (2022-03-09T19:00:02Z)
• Pauli Error Propagation-Based Gate Reschedulingfor Quantum Circuit Error Mitigation [0.0]
  ノイズのある中間スケール量子 (NISQ) アルゴリズムは出力状態の忠実度を高めるために慎重に設計されるべきである。 量子ゲートの誤差率に空間的変動がある場合、回路構造を調整することは誤差を軽減する上で大きな役割を果たす。 我々は,回路の成功率を予測するための高度な予測手法を提案し,その信頼性を向上させるために,新しいコンパイルフェーズ・ポスト量子回路マッピングを開発した。
  論文  参考訳（メタデータ） (2022-01-31T00:55:41Z)
• Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
  バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。 本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
  論文  参考訳（メタデータ） (2021-05-28T15:20:21Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。