論文の概要: OpenOpt: An Open-Source SRAM Optimizer Based on Equivalent Circuit Model

• arxiv url: http://arxiv.org/abs/2606.09129v1
• Date: Mon, 08 Jun 2026 07:26:06 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-09 14:42:06.798818
• Title: OpenOpt: An Open-Source SRAM Optimizer Based on Equivalent Circuit Model
• Title（参考訳）: OpenOpt: 等価回路モデルに基づくオープンソースのSRAM最適化
• Authors: Yikai Wang, Yiheng Wu, Can Wang, Bohao Liu, Junhao Ma, Zhuohua Liu, Qinxin Mei, Shan Shen,
• Abstract要約: 本稿では,等価回路モデルを用いたアーキテクチャとトランジスタサイズを協調的に最適化する共最適化フレームワークを提案する。 このフレームワークは、不活性なセルを等価なRC負荷と静的パワーモデルに単純化し、最大61.4$times$ シミュレーションスピードアップを達成する。
• 参考スコア（独自算出の注目度）: 7.6692414391071
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: This paper proposes a co-optimization framework that jointly optimizes SRAM architecture and transistor sizing using equivalent circuit models. The framework simplifies inactive SRAM cells into equivalent RC loads and static power models, achieving up to 61.4$\times$ simulation speedup while maintaining high fidelity (read/write delay error $<$0.22%, power error $<$1.68%). A joint search space encompassing architecture parameters and device sizing integrates seven algorithms including SA, PSO, Bayesian Optimization variants, and multi-objective evolutionary algorithms. Based on FreePDK45, ablation experiments confirm complementary gains from architecture selection and transistor sizing. Among all algorithms, MOEA/D achieves the best Figure of Merit (8.2721), yielding 6.2% improvement in SNM, 73.6% reduction in area, and 42.3% reduction in peak power. The framework is publicly available at https://github.com/W1Y1K1/OpenOpt.
• Abstract（参考訳）: 本稿では、等価回路モデルを用いてSRAMアーキテクチャとトランジスタサイズを協調的に最適化する共最適化フレームワークを提案する。 このフレームワークは、不活性なSRAMセルを等価RC負荷と静的パワーモデルに単純化し、高い忠実さを維持しながら最大61.4$\times$シミュレーションスピードアップを達成する(読み取り/書き込み遅延エラー$<$0.22%、電力エラー$<$1.68%)。 アーキテクチャパラメータとデバイスサイズを含む共同探索空間は、SA、PSO、ベイズ最適化、多目的進化アルゴリズムを含む7つのアルゴリズムを統合する。 FreePDK45に基づいて、アブレーション実験はアーキテクチャ選択とトランジスタサイズによる相補的なゲインを確認した。 すべてのアルゴリズムの中で、MOEA/Dは最高のメリット(8.2721)を達成し、SNMが6.2%改善され、面積が73.6%減少し、ピーク電力が42.3%減少した。 フレームワークはhttps://github.com/W1Y1K1/OpenOptで公開されている。

関連論文リスト

• Resource-Efficient Iterative LLM-Based NAS with Feedback Memory [49.44875022114861]
  ニューラルアーキテクチャサーチ(NAS)はネットワーク設計を自動化するが、従来の手法ではかなりの計算資源を必要とする。 本稿では,大規模言語モデル(LLM)を活用して,畳み込みニューラルネットワークアーキテクチャを反復的に生成し,評価し,洗練するクローズドループパイプラインを提案する。
  論文  参考訳（メタデータ） (2026-03-12T16:00:22Z)
• Every Attention Matters: An Efficient Hybrid Architecture for Long-Context Reasoning [73.10669391954801]
  本稿では、Ring-mini-linear-2.0およびRing-flash-linear-2.0を含むRing-linearモデルシリーズについて述べる。 どちらのモデルも線形アテンションとソフトマックスアテンションを効果的に統合するハイブリッドアーキテクチャを採用している。 32億のパラメータ密度モデルと比較して、このシリーズは推論コストを1/10に削減し、元のRingシリーズと比較すると、コストも50%以上削減される。
  論文  参考訳（メタデータ） (2025-10-22T07:59:38Z)
• Accelerating RF Power Amplifier Design via Intelligent Sampling and ML-Based Parameter Tuning [0.0]
  本稿では,RFパワーアンプ設計のための機械学習高速化最適化フレームワークを提案する。 これは、ほとんどのモードでpm0.4$ dBmの精度を維持しながら、シミュレーション要求を65%削減する。 統合されたソリューションは、GUIベースの自動イテレーションによるシミュレーション時間を58.24%から77.78%削減する。
  論文  参考訳（メタデータ） (2025-07-16T05:52:24Z)
• ESSA: Evolutionary Strategies for Scalable Alignment [8.418036456622158]
  我々は,前向き推論とブラックボックス最適化のみを用いて,Large Language Models (LLM) を整列する勾配のないフレームワークであるESSAを提案する。 ESSAはQwen2.5-Math-7Bのテスト精度をGSM8Kで12.6%、PRM800Kで14.8%改善し、IFEvalでLLaMA3.1-8Bの精度を22.5%向上させた。 大規模な設定では、ESSAは勾配ベースの方法よりもスケーリングが強い。
  論文  参考訳（メタデータ） (2025-07-06T16:23:07Z)
• Dynamic Acoustic Model Architecture Optimization in Training for ASR [51.21112094223223]
  DMAOは、Grow-and-drop戦略を使用して、トレーニング中にパラメータを自動的に再配置するアーキテクチャ最適化フレームワークである。 CTC onSpeech, TED-Lium-v2, Switchboard を用いてDMAOの評価を行った。
  論文  参考訳（メタデータ） (2025-06-16T07:47:34Z)
• DDC-PIM: Efficient Algorithm/Architecture Co-design for Doubling Data Capacity of SRAM-based Processing-In-Memory [6.367916611208411]
  等価データ容量を効果的に2倍にする効率的なアルゴリズム/アーキテクチャ共設計手法であるDDC-PIMを提案する。 DDC-PIMはMobileNetV2で約2.84タイム、EfficientNet-B0で約2.69タイム、精度の損失は無視できる。 最先端のマクロと比較して、DDC-PIMは重量密度と面積効率をそれぞれ最大8.41タイムと2.75タイムに改善する。
  論文  参考訳（メタデータ） (2023-10-31T12:49:54Z)
• Non-Parametric Adaptive Network Pruning [125.4414216272874]
  アルゴリズム設計を簡略化するノンパラメトリックモデリングを導入。 顔認識コミュニティに触発されて,メッセージパッシングアルゴリズムを用いて,適応的な例示数を求める。 EPrunerは「重要」フィルタを決定する際にトレーニングデータへの依存を壊します。
  論文  参考訳（メタデータ） (2021-01-20T06:18:38Z)
• SIMDive: Approximate SIMD Soft Multiplier-Divider for FPGAs with Tunable Accuracy [3.4154033825543055]
  本稿では,新しい乗算器とチューナブルな分割器に基づくSIMDアーキテクチャを初めて提示する。 提案したハイブリッドアーキテクチャはMitchellのアルゴリズムを実装し、8ビットから32ビットの精度変数をサポートする。
  論文  参考訳（メタデータ） (2020-11-02T17:40:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。