論文の概要: SPARX: Secure and Privacy-Aware Approximate CNN Acceleration with Edge RISC-V SoC

• arxiv url: http://arxiv.org/abs/2606.09946v2
• Date: Tue, 16 Jun 2026 18:24:45 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-18 13:57:34.998715
• Title: SPARX: Secure and Privacy-Aware Approximate CNN Acceleration with Edge RISC-V SoC
• Title（参考訳）: SPARX: Edge RISC-V SoCによるセキュアでプライバシ対応のCNNアクセラレーション
• Authors: Sonu Kumar, Akash Sankhe, Mukul Lokhande, Santosh Kumar Vishvakarma,
• Abstract要約: エッジAIシステムは、厳格なエネルギー、パフォーマンス、セキュリティ、プライバシの制約の下で、リアルタイムCNN推論を必要としている。 本稿では,不均一な RV32IMC RISC-V System-on-Chip に組み込まれたセキュアでプライバシに配慮した CNN アクセラレーションフレームワークである SPARX について述べる。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Edge-AI systems increasingly require real-time CNN inference under strict energy, performance, security, and privacy constraints. Approximate computing improves hardware efficiency by exploiting the error resilience of neural network workloads; however, most approximate CNN accelerators do not jointly consider secure, privacy-aware edge deployment. This paper presents SPARX, a Secure and Privacy-Aware Approximate CNN Acceleration framework integrated within a heterogeneous RV32IMC RISC-V System-on-Chip (SoC). SPARX combines a custom RISC-V instruction extension, an approximate logarithmic CNN acceleration unit, a lightweight differential-noise-based privacy engine, and a challenge-response authentication mechanism. To guide arithmetic selection, an approximation-aware decision framework is introduced that uses the Approximation Severity Index (ASI), Approximation Efficiency (AE), Quality of Approximation (QoA), Approximation Figure-of-Merit (AFOM), and Hardware Acceleration Efficiency (HAE). Evaluation across 11 state-of-the-art approximate MAC architectures identifies the Iterative Logarithmic Multiplier (ILM) as the most suitable design, achieving 51.7% area reduction, 81.5% power reduction, and 2.13x throughput improvement compared with an accurate radix-4 Booth MAC, while only reducing ResNet-20/CIFAR-10 accuracy by 2.82 percentage points. FPGA implementation on a Xilinx VC707 platform achieves 58.4 GOPS/W energy efficiency at 250 MHz, while 28-nm CMOS physical implementation validates ASIC feasibility
• Abstract（参考訳）: エッジAIシステムは、厳格なエネルギー、パフォーマンス、セキュリティ、プライバシの制約の下で、リアルタイムCNN推論を必要としている。 近似コンピューティングは、ニューラルネットワークワークロードのエラーレジリエンスを活用することにより、ハードウェア効率を向上させるが、ほとんどの近似CNNアクセラレータは、セキュアでプライバシを意識したエッジデプロイメントを共同で検討していない。 本稿では,SPARX(Secure and Privacy-Aware Approximate CNN Acceleration framework)を異種RV32IMC RISC-V System-on-Chip (SoC)に統合する。 SPARXは独自のRISC-V命令拡張、近似対数CNNアクセラレーションユニット、軽量ディファレンシャルノイズベースのプライバシエンジン、チャレンジ応答認証機構を組み合わせたものである。 算術選択の導出には、近似重症度指数(ASI)、近似効率(AE)、近似品質(QoA)、近似図形(AFOM)、ハードウェア加速効率(HAE)を用いる近似対応決定フレームワークを導入する。 11の最先端のMACアーキテクチャによる評価では、反復対数乗算器(ILM)が最も適しており、51.7%の面積削減、81.5%の電力削減、2.13倍のスループット向上を実現し、ResNet-20/CIFAR-10の精度を2.82ポイント削減している。 Xilinx VC707プラットフォーム上のFPGA実装は、250MHzで58.4 GOPS/Wエネルギー効率を実現し、28nm CMOS物理実装はASICの実現性を検証する

関連論文リスト

• Enhancing Autonomous Online Intrusion Detection for IoT with Balanced Learning, Reliable Pseudo-Labels, and Lightweight Architectures [0.0]
  本稿では,IEEE INFOCOM 2024で発表された最先端の自律型オンラインIDSであるAOC-IDSについて検討する。 UNSW-NB15ベンチマークで最初にAOC-IDSを再現し、89.19%の精度で89.39%の精度を達成した。 次に、クラス不均衡、信頼できない擬似ラベル生成、限定的な一般化、IoTデプロイメントの計算オーバーヘッドの4つの重要な制限を特定します。
  論文  参考訳（メタデータ） (2026-05-24T21:48:30Z)
• GenAI for Energy-Efficient and Interference-Aware Compressed Sensing of GNSS Signals on a Google Edge TPU [37.74014735747033]
  本稿では,ジェネレーション人工知能(GenAI)を用いたジャミング脅威の圧縮と分類手法を提案する。 提案手法は,ハードウェアレシーバ上でのデータストリームを直接効率よく圧縮し,同時にジャミングとスプーフィングの攻撃をリアルタイムで分類する。 ハードウェア中心のGenAIアプローチは、ジャマー信号伝送コストを大幅に削減し、干渉軽減のための実用的なソリューションを提供する。
  論文  参考訳（メタデータ） (2026-05-14T13:43:55Z)
• AI-Enabled Covert Channel Detection in RF Receiver Architectures [0.0]
  無線チップのカバーチャネル(CC)は、チップから外部攻撃者への機密情報の流出を可能にするため、深刻なセキュリティ上の脅威となる。 本研究では、RF受信機に配置されたAIベースの防御機構を提案する。このモデルでは、生のI/Qサンプルを直接監視し、CCの存在をリアルタイムで検出する。 まず,最先端の畳み込みニューラルネットワーク(CNN)を圧縮し,パラメータの80%削減を実現した。
  論文  参考訳（メタデータ） (2026-04-16T13:17:49Z)
• Amped: Adaptive Multi-stage Non-edge Pruning for Edge Detection [53.59823657644554]
  エッジ検出のための適応型多段非エッジプルーニングフレームワーク(Amped)を提案する。 Ampedは高信頼の非エッジトークンを識別し、可能な限り早く削除し、計算を大幅に削減する。 既存のエッジ検出ネットワークの構造的複雑さを軽減するため,Streamline Edge Detector(SED)と呼ばれる,シンプルながら高性能なTransformerベースのモデルを導入する。
  論文  参考訳（メタデータ） (2026-03-29T12:26:35Z)
• Deep Learning-Driven Friendly Jamming for Secure Multicarrier ISAC Under Channel Uncertainty [36.06255760148067]
  統合センシング通信(ISAC)システムは、レーダセンシングと無線通信を共同で支援することで、効率的なスペクトル利用を約束する。 本稿では,不完全なチャネル状態情報(CSI)と未知のeavesdropper(Eve)位置の存在下で,マルチキャリアISACシステムにおける物理層セキュリティを強化するためのディープラーニング駆動フレームワークを提案する。
  論文  参考訳（メタデータ） (2026-03-05T11:20:27Z)
• FlashSchNet: Fast and Accurate Coarse-Grained Neural Network Molecular Dynamics [36.3434800328807]
  SchNetのようなグラフニューラルネットワーク(GNN)のポテンシャルは、分子動力学(MD)シミュレーションの精度と伝達性を改善する。 我々は,高帯域メモリ(HBM)とオンチップ間の読み書きを慎重に考慮し,GNN-MD IOを意識する原理を欠いていることを示す。 提案するFlashSchNetは,4つの技術をベースに構築された,効率よく正確なIO対応GNN-MDフレームワークである。
  論文  参考訳（メタデータ） (2026-02-13T17:49:12Z)
• RAMAN: Resource-efficient ApproxiMate Posit Processing for Algorithm-Hardware Co-desigN [0.0]
  この研究は、リソース効率が高く近似的なposit(8,2)ベースのMultiply-Accumulate (MAC)アーキテクチャであるRAMANを提示する。 提案するREAP MACエンジンはRAMANのコアであり,ポジット乗算器の近似を用いて,大幅な面積と消費電力削減を実現する。
  論文  参考訳（メタデータ） (2025-10-26T11:09:06Z)
• Efficient Traffic Classification using HW-NAS: Advanced Analysis and Optimization for Cybersecurity on Resource-Constrained Devices [1.3124513975412255]
  本稿ではハードウェア認識型ニューラルアーキテクチャサーチ(HW-NAS)により最適化されたハードウェア効率の高いディープニューラルネットワーク(DNN)を提案する。 リソース制約のあるIoT(Internet of Things)とエッジデバイス上でのセッションレベルの暗号化トラフィックの分類をサポートする。 最適化されたモデルは96.59%の精度で88.26Kのパラメータ、10.08MのFLOP、最大テンソルサイズは20.12Kである。
  論文  参考訳（メタデータ） (2025-06-12T21:37:45Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• SIMDive: Approximate SIMD Soft Multiplier-Divider for FPGAs with Tunable Accuracy [3.4154033825543055]
  本稿では,新しい乗算器とチューナブルな分割器に基づくSIMDアーキテクチャを初めて提示する。 提案したハイブリッドアーキテクチャはMitchellのアルゴリズムを実装し、8ビットから32ビットの精度変数をサポートする。
  論文  参考訳（メタデータ） (2020-11-02T17:40:44Z)
• PENNI: Pruned Kernel Sharing for Efficient CNN Inference [41.050335599000036]
  最先端(SOTA)CNNは、様々なタスクにおいて優れたパフォーマンスを達成する。 その高い計算要求と膨大な数のパラメータにより、リソース制約のあるデバイスにこれらのSOTA CNNをデプロイすることは困難である。 本稿では,CNNモデル圧縮フレームワークであるPENNIを提案する。
  論文  参考訳（メタデータ） (2020-05-14T16:57:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。