論文の概要: ReSCom: A Reconfigurable Spiking Neural Network Accelerator Using Stochastic Computing

• arxiv url: http://arxiv.org/abs/2606.13560v1
• Date: Thu, 11 Jun 2026 16:44:08 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-12 15:55:27.924863
• Title: ReSCom: A Reconfigurable Spiking Neural Network Accelerator Using Stochastic Computing
• Title（参考訳）: ReSCom:確率計算を用いた再構成可能なスパイクニューラルネットワーク加速器
• Authors: Ali Alipour Fereidani, Mohammad Rasoul Roshanshah, Saeed Safari,
• Abstract要約: ReSComは、安定した推論を維持しながらハードウェアの複雑さを低減する再構成可能なSNNアクセラレータである。 統一された再構成可能な設計では、単一のハードウェアフレームワーク内でIntegrate-and-Fire、Leaky-and-Fire、Synapticニューロンモデルをサポートする。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Spiking Neural Networks (SNNs) provide an attractive framework for energy-efficient inference due to their event-driven computation and biologically inspired dynamics. However, efficient hardware realization of SNNs remains challenging because neuronal computations incur significant power and area costs, and uncontrolled approximate arithmetic can destabilize recurrent state updates when precision is not properly managed. To address these challenges, this paper presents ReSCom, a reconfigurable SNN accelerator that leverages stochastic computing to reduce hardware complexity while maintaining stable inference. The proposed architecture employs stochastic arithmetic for multiplication operations in neuron dynamics, while preserving exact fixed-point addition/subtraction operations. This stochastic strategy enables runtime trade-offs between accuracy, latency, and energy consumption. A unified reconfigurable neuron design supports Integrate-and-Fire (IF), Leaky Integrate-and-Fire (LIF), and Synaptic neuron models within a single hardware framework. Experimental results for MNIST inference on a Xilinx Artix-7 FPGA show that ReSCom achieves $92.80\%$ classification accuracy while consuming just $0.05~\mathrm{mJ}$ of operational energy per image at $100~\mathrm{MHz}$, outperforming the energy efficiency of recent state-of-the-art implementations. Furthermore, managing the stochastic bit-stream length allows explicit, dynamic control over accuracy-latency-energy trade-offs to meet target application constraints.
• Abstract（参考訳）: スパイキングニューラルネットワーク(SNN)は、イベント駆動型計算と生物学的にインスパイアされたダイナミクスのために、エネルギー効率の高い推論のための魅力的なフレームワークを提供する。 しかし、SNNの効率的なハードウェア実現は、神経計算がかなりの電力と面積のコストを発生させ、制御不能な近似演算は、精度が適切に管理されていない場合の繰り返し状態の更新を不安定にすることができるため、依然として困難である。 これらの課題に対処するために,確率計算を利用した再構成可能なSNNアクセラレータReSComを提案する。 提案アーキテクチャは、正確な固定点加算/減算演算を保ちながら、ニューロン力学における乗算演算に確率演算を用いる。 この確率的戦略は、正確性、レイテンシ、エネルギー消費の間のランタイムのトレードオフを可能にする。 統一された再構成可能なニューロン設計は、単一のハードウェアフレームワーク内でIntegrate-and-Fire(IF)、Leaky Integrate-and-Fire(LIF)、Synaptic Neuronモデルをサポートする。 Xilinx Artix-7 FPGA上でのMNIST推論実験の結果、ReSComは、0.05〜\mathrm{mJ}$$100〜\mathrm{MHz}$で画像当たりの運用エネルギーを消費し、分類精度が92.80 %である。 さらに、確率的ビットストリーム長の管理により、ターゲットのアプリケーション制約を満たすために、精度-遅延-エネルギートレードオフを明示的に動的に制御できる。

関連論文リスト

• TIDE: Asymmetric Neural Circuits for Stabilized Temporal Inhibitory-Excitatory Dynamics [51.37317469455798]
  最近のContinuous Thought Machineアーキテクチャは、ニューラルダイナミクスを介して外部入力から内部計算を分離している。 非対称な興奮抑制(E-I)ネットワークを用いたニューラルダイナミクスのモデル化を提案する。 本稿では、神経力学を安定化させて内部表現を計算する、神経に触発されたアーキテクチャであるTIDE(Temporal Inhibitory-Excitatory Dynamic Engine)を紹介する。
  論文  参考訳（メタデータ） (2026-05-19T05:59:13Z)
• Towards Green Wearable Computing: A Physics-Aware Spiking Neural Network for Energy-Efficient IMU-based Human Activity Recognition [0.22618128882498598]
  スパイキングニューラルネットワーク(SNN)は、イベント駆動のエネルギー効率を極端に向上させるが、標準的なアーキテクチャは複雑な生体力学トポロジと時間的勾配劣化に苦しむ。 グリーンHARに適した完全乗算器のないアーキテクチャであるPhysor-Aware Spiking Neural Network (PAS-Net)を提案する。 PAS-Netは、厳密な演算を0.1pJ整数蓄積に置き換えながら、最先端の精度を達成する。
  論文  参考訳（メタデータ） (2026-04-12T04:52:52Z)
• Ge$^\text{2}$mS-T: Multi-Dimensional Grouping for Ultra-High Energy Efficiency in Spiking Transformer [84.8831358775386]
  スパイキングニューラルネットワーク(SNN)は、ニューラルネットワーク(ANN)よりも優れたエネルギー効率を提供する ANN-SNN ConversionやSpatial-Temporal Backpropagation (STBP)といった既存のパラダイムは、固有の制限に悩まされている。 Ge$text2$mS-Tを提案する。これは時間的・空間的・ネットワーク的構造次元にまたがるグループ計算を実装した新しいアーキテクチャである。
  論文  参考訳（メタデータ） (2026-04-10T02:58:46Z)
• An FPGA-Based SoC Architecture with a RISC-V Controller for Energy-Efficient Temporal-Coding Spiking Neural Networks [0.0]
  スパイキングニューラルネットワーク(SNN)は、低消費電力エッジAIに理想的な高エネルギー効率とイベント駆動型計算を提供する。 本稿では,RISC-Vコントローラをイベント駆動型SNNコアに統合した,時間的符号化SNNのためのコンパクトなSystem-on-Chipアーキテクチャを提案する。 アーキテクチャはXilinx Artix-7 FPGAで完全に動作し、最大16倍のメモリ削減を実現している。
  論文  参考訳（メタデータ） (2026-03-17T23:39:13Z)
• SRAM-Based Compute-in-Memory Accelerator for Linear-decay Spiking Neural Networks [9.784439949585666]
  スパイキングニューラルネットワーク(SNN)は、従来のディープネットワークに代わる生物学的にインスピレーションを受けている。 彼らのスループットは、ニューロンの膜状態の連続的な更新によって制限されている。 本稿では,メモリ内並列更新方式を提案する。
  論文  参考訳（メタデータ） (2026-03-13T07:34:03Z)
• Deep-Unrolling Multidimensional Harmonic Retrieval Algorithms on Neuromorphic Hardware [78.17783007774295]
  本稿では,高精度かつエネルギー効率の高い単発多次元高調波検索のための変換に基づくニューロモルフィックアルゴリズムの可能性について検討する。 複雑な値の畳み込み層と活性化をスパイクニューラルネットワーク(SNN)に変換する新しい手法を開発した。 変換されたSNNは、元のCNNに比べて性能が低下し、ほぼ5倍の電力効率を実現している。
  論文  参考訳（メタデータ） (2024-12-05T09:41:33Z)
• Scalable Mechanistic Neural Networks for Differential Equations and Machine Learning [52.28945097811129]
  長い時間的シーケンスを含む科学機械学習応用のための拡張ニューラルネットワークフレームワークを提案する。 計算時間と空間複雑度はそれぞれ、列長に関して立方体と二次体から線形へと減少する。 大規模な実験により、S-MNNは元のMNNと精度で一致し、計算資源を大幅に削減した。
  論文  参考訳（メタデータ） (2024-10-08T14:27:28Z)
• Full-Stack Optimization for CAM-Only DNN Inference [2.0837295518447934]
  本稿では,3次重み付けニューラルネットワークと連想プロセッサのアルゴリズム最適化の組み合わせについて検討する。 演算強度を低減し,APの畳み込みを最適化する新しいコンパイルフローを提案する。 本研究では,イメージネット上でのResNet-18推論のエネルギー効率を,クロスバーメモリアクセラレータと比較して7.5倍向上させる。
  論文  参考訳（メタデータ） (2024-01-23T10:27:38Z)
• Efficient Micro-Structured Weight Unification and Pruning for Neural Network Compression [56.83861738731913]
  ディープニューラルネットワーク(DNN)モデルは、特にリソース制限されたデバイスにおいて、実用的なアプリケーションに不可欠である。 既往の非構造的あるいは構造化された重量刈り法は、推論を真に加速することはほとんど不可能である。 ハードウェア互換のマイクロ構造レベルでの一般化された重み統一フレームワークを提案し,高い圧縮と加速度を実現する。
  論文  参考訳（メタデータ） (2021-06-15T17:22:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。