論文の概要: Dependency-Aware Circuit Scheduling for Multi-Core Quantum Systems to Minimize Makespan
- arxiv url: http://arxiv.org/abs/2607.00469v1
- Date: Wed, 01 Jul 2026 05:37:07 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-02 19:56:07.738843
- Title: Dependency-Aware Circuit Scheduling for Multi-Core Quantum Systems to Minimize Makespan
- Title（参考訳）: マルチコア量子システムにおけるMakespan最小化のための依存性を考慮した回路スケジューリング
- Abstract要約: マルチコア量子回路のための階層型スケジューリング手法を提案する。
そこで我々は,すべての依存物と必要なリソースが利用可能であれば,各ゲートを迅速にスケジュールする,欲張りのスケジューリング戦略を提案する。
評価の結果,実際のベンチマークでは,平均40%のメースパン削減とコア利用率の向上が達成されている。
- 参考スコア（独自算出の注目度）: 1.6449390849183356
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Multi-core quantum computing architectures have emerged as a promising solution to the qubit scalability limitations of monolithic NISQ devices. Quantum algorithms are expressed as quantum circuits composed of single- and two-qubit gates. However, circuit scheduling in multi-core quantum systems remains largely unexplored. Reducing overall execution time (makespan), increasing core utilization, and hiding communication latency behind computation depends on effective scheduling. In this paper, we first introduce a layered scheduling approach as a baseline where quantum gates within the same layer are executed in parallel, while layers themselves are executed sequentially. We then propose a greedy scheduling strategy which schedules each gate as soon as all its dependencies and required resources are available. This allows fine-grained parallelism across cores. Our evaluation shows that on real benchmarks, greedy scheduling achieves an average 40% reduction in makespan and improvement in core utilization. The results suggest that the use of intelligent circuit scheduling to exploit parallelism can greatly enhance the speed of circuit execution in multi-core quantum architectures.
- Abstract（参考訳）: マルチコア量子コンピューティングアーキテクチャは、モノリシックなNISQデバイスの量子ビットスケーラビリティの限界に対する有望な解決策として登場した。
量子アルゴリズムは1ビットと2ビットのゲートからなる量子回路として表現される。
しかし、マルチコア量子系における回路スケジューリングはほとんど未解明のままである。
全体の実行時間(makespan)の削減、コア利用の増加、計算の背後にある通信遅延の隠蔽は、効率的なスケジューリングに依存する。
本稿ではまず,同じ層内の量子ゲートを並列に実行し,層自体を逐次的に実行する,階層型スケジューリング手法を提案する。
そこで我々は,すべての依存物と必要なリソースが利用可能であれば,各ゲートを迅速にスケジュールする,欲張りのスケジューリング戦略を提案する。
これにより、コア間の微粒な並列化が可能になる。
評価の結果,実際のベンチマークでは,平均40%のメースパン削減とコア利用率の向上が達成されている。
その結果,並列性を利用したインテリジェント回路スケジューリングは,マルチコア量子アーキテクチャにおける回路実行速度を大幅に向上させる可能性が示唆された。
関連論文リスト
- Logical-to-Physical Compilation for Reducing Depth in Distributed Quantum Systems [0.7856998585396422]
本稿では、量子回路の実行コストを削減するために、論理-物理分解と深度を考慮した再スケジューリングを統合するコンパイラを提案する。
論理的等価性を保ちながら、可能な限り並列性を保証し、回路深さを増大させないアルゴリズムが提案されている。
論文 参考訳（メタデータ） (2026-03-31T10:19:11Z) - A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
分散量子最適化のための構造認識フレームワークを提案する。
検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。
構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
論文 参考訳（メタデータ） (2026-03-08T15:15:52Z) - The Fast for the Curious: How to accelerate fault-tolerant quantum applications [101.46859364118622]
我々は、フォールトトレラント量子計算の実行時間を削減するための戦略を評価する。
ハードウェア,フォールトトレランス,アルゴリズム的サブルーチンの共設計が実行時間を短縮する方法について論じる。
論文 参考訳（メタデータ） (2025-10-30T02:27:55Z) - Lazy Qubit Reordering for Accelerating Parallel State-Vector-based Quantum Circuit Simulation [0.0]
量子回路シミュレーションのための2つの量子演算スケジューリング手法を提案する。
提案手法は、qubitリオーダーによる全対全通信を削減する。
本稿では,変分量子固有解法(VQE)シミュレーションにおける2つの主要な手順に適したこれらの手法を開発した。
論文 参考訳（メタデータ） (2024-10-05T18:20:37Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
論文 参考訳（メタデータ） (2023-06-06T08:13:10Z) - Quantum Clustering with k-Means: a Hybrid Approach [117.4705494502186]
我々は3つのハイブリッド量子k-Meansアルゴリズムを設計、実装、評価する。
我々は距離の計算を高速化するために量子現象を利用する。
我々は、我々のハイブリッド量子k-平均アルゴリズムが古典的バージョンよりも効率的であることを示す。
論文 参考訳（メタデータ） (2022-12-13T16:04:16Z) - Pulse-level Scheduling of Quantum Circuits for Neutral-Atom Devices [0.0]
我々は、中性原子デバイスアーキテクチャにおけるマルチキュービットゲートのパルスレベル実装により、シングルキュービットゲートとマルチキュービットゲートの同時実行が可能となることを示す。
単一および複数ビットゲート実行のための単一チャネルを持つ中性原子デバイス上で、量子回路の実行をパルスシーケンスとしてスケジュールするアルゴリズムを提案する。
論文 参考訳（メタデータ） (2022-06-10T14:37:09Z) - Enabling Multi-programming Mechanism for Quantum Computing in the NISQ
Era [0.0]
NISQデバイスにはいくつかの物理的制限と避けられないノイズ量子演算がある。
小さな回路のみが量子マシン上で実行され、信頼性の高い結果が得られる。
本稿では,量子ハードウェア上で複数の量子回路を同時に実行するためのQuantum Multi-gramming Compiler (QuMC)を提案する。
論文 参考訳（メタデータ） (2021-02-10T08:46:16Z) - Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
現在の量子コンピュータの設計はスケールしない。
小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。
このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
論文 参考訳（メタデータ） (2020-05-25T17:58:44Z) - Parallelising the Queries in Bucket Brigade Quantum RAM [69.43216268165402]
量子アルゴリズムは、しばしばデータベースのような方法で格納された情報にアクセスするために量子RAM(QRAM)を使用する。
本稿では,Clifford+Tゲートの並列性を利用して,効率的なクエリ時間を大幅に短縮する手法を提案する。
理論的には、フォールトトレラントバケットの量子RAMクエリは古典的なRAMの速度とほぼ一致する。
論文 参考訳（メタデータ） (2020-02-21T14:50:03Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。