論文の概要: High-Precision Calibration Workflow Achieves Above $99.9\%$ CZ Gate Fidelity on a Scalable Superconducting Processor

• arxiv url: http://arxiv.org/abs/2607.01422v1
• Date: Wed, 01 Jul 2026 19:32:44 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-03 19:45:08.580013
• Title: High-Precision Calibration Workflow Achieves Above $99.9\%$ CZ Gate Fidelity on a Scalable Superconducting Processor
• Title（参考訳）: 99.9 %以上のCZゲート忠実度を有するスケーラブル超電導プロセッサの高精度校正ワークフロー
• Authors: Huili Zhang, Meiling Li, Shuang Yang, Yaqing Feng, Yulong Li, Cheng Chen, Pei Liu, Guangming Xue, Haifeng Yu,
• Abstract要約: 高忠実な2量子ビットゲートは、フォールトトレラント量子コンピュータの構築に不可欠である。 我々は,CZゲートキャリブレーション精度を向上させるクローズドループワークフローを開発した。 84量子ビットプロセッサでは、CZゲートの忠実度が99.9%以上、コヒーレントエラーは0.007%であることを示す。
• 参考スコア（独自算出の注目度）: 18.809737897938454
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: High-fidelity universal two-qubit gates are critical for building fault-tolerant quantum computers. In scalable superconducting processors, shortened coherence times introduce more incoherent errors in gate operations. With a constrained error budget, there is reduced tolerance for coherent errors stemming from parameter deviations. In this work, we develop a closed-loop workflow to enhance the CZ gate calibration precision. Utilizing the echoed leakage error amplification (ELEA) and the repurposed context-aware fidelity estimation (CAFE) circuits, we suppress the population leakage to non-computational states, and, for the first time, demonstrate a CZ gate fidelity exceeding $99.9\%$ on an 84-qubit processor, with coherent error suppressed to $0.007\%$. Meanwhile, we obtain a median fidelity of $99.25\%$ among 72 CZ gates, demonstrating that the workflow can be generalized to the calibration of parallel CZ gates. Finally, we realize automated calibration and observe enhanced stability of the CZ gate throughout 9-hour comparative monitoring experiments. Our results, realized on a completely domestic platform, establish an efficient and automated route to quantum computation with superconducting quantum systems.
• Abstract（参考訳）: 高忠実な2量子ビットゲートは、フォールトトレラント量子コンピュータの構築に不可欠である。 スケーラブルな超伝導プロセッサでは、コヒーレンス時間の短縮はゲート操作においてより非コヒーレントなエラーをもたらす。 制約付きエラー予算では、パラメータ偏差に起因するコヒーレントエラーに対する耐性が低下する。 本研究では,CZゲート校正精度を向上させるクローズドループワークフローを開発する。 エコーリーク誤り増幅(ELEA)とCAFE回路を用いて、集団リークを非計算状態に抑制し、初めて84量子ビットプロセッサ上でCZゲート忠実度が99.9 %以上、コヒーレントエラーが0.007 %$に抑制されたことを示す。 一方、72個のCZゲートのうち、99.25\%の中央値の忠実度を求め、ワークフローが並列CZゲートのキャリブレーションに一般化可能であることを示した。 最後に、自動校正を実現し、9時間比較モニタリング実験を通してCZゲートの安定化を観察する。 その結果,超伝導量子システムによる量子計算の効率的かつ自動化された経路が確立された。

関連論文リスト

• Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
  2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。 我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
  論文  参考訳（メタデータ） (2025-08-22T14:49:47Z)
• Heisenberg-limited calibration of entangling gates with robust phase estimation [0.0]
  頑健な位相推定により,複数ビットゲートにおけるコヒーレント誤差の高精度,ハイゼンベルク限定推定が可能となることを示す。 超伝導プロセッサ上での2ビット制御Zゲートの動作を改善することでキャリブレーションプロトコルを実験的に実証する。
  論文  参考訳（メタデータ） (2025-02-10T17:21:42Z)
• Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
  本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。 論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。 特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
  論文  参考訳（メタデータ） (2024-12-19T18:55:44Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Hamiltonian Phase Error in Resonantly Driven CNOT Gate Above the Fault-Tolerant Threshold [0.0]
  電子スピン量子ビットは スケーラブルな量子プロセッサのための 有望なプラットフォームです 本格的な量子コンピュータは、高忠実度量子ゲートを必要とする量子エラー補正を必要とする。 交換型シリコン量子プロセッサにおいて,高忠実度制御回転ゲートの簡易かつ信頼性の高い校正手順を示す。
  論文  参考訳（メタデータ） (2023-07-18T07:44:00Z)
• Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
  任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。 最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
  論文  参考訳（メタデータ） (2023-03-07T22:15:43Z)
• Universal logic with encoded spin qubits in silicon [1.5796098351442824]
  デコヒーレンスフリーのサブシステムでエンコードされ、交換結合型シリコン量子ドットで実現された量子ビットは、フォールトトレラント量子コンピューティングの候補として有望である。 鍵となる困難は、エンタングルゲートは多数の制御パルスと高収率量子ドットアレイを必要とすることである。 ここでは,全制御に必要な機能的利得と,数千の交換パルスの適用に必要なコヒーレンスとを両立させる単一層エッチング定義ゲートアーキテクチャを用いて作製したデバイスについて述べる。
  論文  参考訳（メタデータ） (2022-02-08T02:23:46Z)
• Analytical and experimental study of center line miscalibrations in M\o lmer-S\o rensen gates [51.93099889384597]
  モルマー・ソレンセンエンタングゲートの誤校正パラメータの系統的摂動展開について検討した。 我々はゲート進化演算子を計算し、関連する鍵特性を得る。 我々は、捕捉されたイオン量子プロセッサにおける測定値に対して、モデルからの予測をベンチマークすることで検証する。
  論文  参考訳（メタデータ） (2021-12-10T10:56:16Z)
• Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
  バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。 本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
  論文  参考訳（メタデータ） (2021-05-28T15:20:21Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。