論文の概要: ARMOR-IMC: Adaptive Resource Mapping for Operational Robustness via Secure In-Memory Computing

• arxiv url: http://arxiv.org/abs/2607.10938v1
• Date: Sun, 12 Jul 2026 21:59:41 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-14 15:40:48.583183
• Title: ARMOR-IMC: Adaptive Resource Mapping for Operational Robustness via Secure In-Memory Computing
• Title（参考訳）: ARMOR-IMC:セキュアメモリコンピューティングによる操作ロバストネスのための適応型リソースマッピング
• Authors: Muhtasim Alam Chowdhury, Ramtin Zand, Soheil Salehi,
• Abstract要約: この研究は、モデルを再訓練することなく、アナログMCアクセラレーターを両方の脅威に対して強化する枠組みを示す。 実験により,PVによる故障は50%以上精度を低下させることができるが,本手法はベースライン付近の精度を回復し,相関に基づく電力分析攻撃の脅威を軽減する。
• 参考スコア（独自算出の注目度）: 1.8270156756248488
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The massive data-movement overhead in traditional architectures has led to the adoption of In-Memory Computing (IMC) for energy-efficient Deep Neural Network (DNN) processing. By leveraging emerging devices like Spin-Orbit Torque Magnetic Tunnel Junctions (SOT-MTJs), IMC bypasses the "memory wall" and reduces leakage power inherent in traditional CMOS. However, this shift introduces dual hardware threats: manufacturing Process Variation (PV) degrades reliability and increases vulnerability to fault injection, while power Side-Channel Attacks (SCAs) compromise security. Existing defenses address these threats in isolation. This work presents a posttraining framework that simultaneously hardens analog IMC accelerators against both threats without retraining the model. Implemented in the IMAC-Sim simulator, our approach uses the proposed Variation Impact Score (VIS) to guide the mapping of Fault Observation Windows (FOWs) and introduces the Leakage Per Inference (LPI) metric to quantify input-dependent power variability under stochastic injection and the resulting reduction in effective signal-to-noise ratio. Experiments show that PV-induced faults can degrade accuracy by over 50%, while our method restores near-baseline accuracy and mitigates the threat of correlation-based power analysis attacks.
• Abstract（参考訳）: 従来のアーキテクチャにおける膨大なデータ移動オーバーヘッドは、エネルギー効率の高いディープニューラルネットワーク(DNN)処理にインメモリ・コンピューティング(IMC)を採用した。 スピン軌道トルク磁気トンネル接合(SOT-MTJ)のような新興デバイスを活用することで、IMCは「メモリ壁」をバイパスし、従来のCMOS固有のリーク電力を削減する。 製造業は信頼性を低下させ、フォールトインジェクションの脆弱性を増加させる一方、サイドチャネルアタック(SCA)はセキュリティを侵害する。 既存の防衛は、これらの脅威を単独で解決する。 本研究は、モデルを再訓練することなく、アナログMCアクセラレーターを両方の脅威に対して同時に硬化させるポストトレーニングフレームワークを提案する。 Inmplemented in the IMAC-Sim simulator, our approach using the Variation Impact Score (VIS) to guide the mapping of Fault Observation Windows (FOWs) and introduced the Leakage Per Inference (LPI) metric to Quantify input-dependent power variability under stochastic Injection and the result reduction of effective signal-to-noise ratio。 実験により,PVによる故障は50%以上精度を低下させることができるが,本手法はベースライン付近の精度を回復し,相関に基づく電力分析攻撃の脅威を軽減する。

関連論文リスト

• Secure eFPGA-Enabled Edge LLM Inference: Architectural and Hardware Countermeasures [0.0]
  ASICベースのアクセラレータは、サイドチャネル攻撃やフォールトインジェクション攻撃の影響を受けやすい。 本稿では,ASIC の効率性と再構成可能論理の柔軟性を組み合わせたハイブリッド ASIC+eFPGA アーキテクチャを提案する。
  論文  参考訳（メタデータ） (2026-04-24T18:13:32Z)
• When Small Variations Become Big Failures: Reliability Challenges in Compute-in-Memory Neural Accelerators [10.520875052654771]
  安全クリティカルな推論ワークロードにおいて、小さなデバイスのバリエーションであっても、不均等に高い精度の劣化と破滅的な失敗を引き起こす可能性があることを示す。 SWIMは選択的な書き込み検証機構であり、最も影響の大きい場所のみに戦略的に検証を適用する。 最後に、学習中心のソリューションについて検討し、右利きノイズのあるネットワークをトレーニングすることで、現実的な最悪のパフォーマンスを改善する。
  論文  参考訳（メタデータ） (2026-03-03T20:08:25Z)
• Blockchain-Enabled Routing for Zero-Trust Low-Altitude Intelligent Networks [77.17664010626726]
  低高度インテリジェントネットワーク(LAIN)における複数のUAVクラスタによるルーティングに焦点を当てる。 潜在的な脅威によるダメージを最小限に抑えるため,ソフトウェア定義の周辺技術とブロックチェーン技術を用いたゼロトラストアーキテクチャを提案する。 提案手法は,平均E2E遅延を59%削減し,TSRを29%改善することを示した。
  論文  参考訳（メタデータ） (2026-02-27T04:30:35Z)
• Causal Autoregressive Diffusion Language Model [70.7353007255797]
  CARDは厳密な因果注意マスク内の拡散過程を再構成し、単一の前方通過で密集した1対1の監視を可能にする。 我々の結果は,CARDが並列生成のレイテンシの利点を解放しつつ,ARMレベルのデータ効率を実現することを示す。
  論文  参考訳（メタデータ） (2026-01-29T17:38:29Z)
• Cyber Attacks Detection, Prevention, and Source Localization in Digital Substation Communication using Hybrid Statistical-Deep Learning [39.58317527488534]
  本稿では, IEC 61850 SV インジェクション攻撃の検出, 防止, ソースローカライズのためのハイブリッド統計深度学習法を提案する。 悪質なSVフレームを最小の処理オーバーヘッドとレイテンシで事実上破棄し、通信ネットワークのレイテンシと時間同期の問題に対して堅牢性を維持する。 IEC 61850準拠のデジタル変電所における本手法の実用的展開適性を示す。
  論文  参考訳（メタデータ） (2025-07-01T07:38:22Z)
• REFINE: Inversion-Free Backdoor Defense via Model Reprogramming [60.554146386198376]
  ディープニューラルネットワーク(DNN)に対するバックドア攻撃は、重大なセキュリティ脅威として浮上している。 モデル再プログラミングに基づく逆フリーバックドア防御手法であるREFINEを提案する。
  論文  参考訳（メタデータ） (2025-02-22T07:29:12Z)
• Memory Efficient Transformer Adapter for Dense Predictions [42.413108132475855]
  本稿では,メモリ効率を向上し,メモリ消費を低減できるメモリ効率の良いViTアダプタMETAを提案する。 提案するブロック内では、モデルの頻繁な再形成操作を減らすために、断面形状の自己注意が使用される。 METAは予測される品質を大幅に向上し、新しい最先端の精度効率トレードオフを実現している。
  論文  参考訳（メタデータ） (2025-02-04T03:19:33Z)
• The Inherent Adversarial Robustness of Analog In-Memory Computing [2.435021773579434]
  Deep Neural Network(DNN)アルゴリズムの重要な課題は、敵の攻撃に対する脆弱性である。 本稿では,位相変化メモリ(PCM)デバイスを用いたAIMCチップ上での予測を実験的に検証する。 ハードウェア・イン・ザ・ループ攻撃を行う際には、さらなる堅牢性も観察される。
  論文  参考訳（メタデータ） (2024-11-11T14:29:59Z)
• Bisimulation metric for Model Predictive Control [44.301098448479195]
  Bisimulation Metric for Model Predictive Control (BS-MPC) は、目的関数にbisimulation metric lossを組み込んでエンコーダを直接最適化する新しい手法である。 BS-MPCは、トレーニング時間を削減することにより、トレーニング安定性、入力ノイズに対する堅牢性、および計算効率を向上させる。 我々は,DeepMind Control Suiteから連続制御および画像ベースタスクのBS-MPCを評価する。
  論文  参考訳（メタデータ） (2024-10-06T17:12:10Z)
• PowerGAN: A Machine Learning Approach for Power Side-Channel Attack on Compute-in-Memory Accelerators [10.592555190999537]
  本稿では、GAN(Generative Adversarial Network)を用いた機械学習による攻撃手法を実証し、データ再構成を強化する。 その結果,攻撃手法はアナログCIM加速器の電力リークによるユーザ入力の再構築に有効であることが示唆された。 本研究は、アナログCIMアクセラレーターにおける潜在的なセキュリティ脆弱性を強調し、そのようなシステムにおけるユーザプライバシを侵害するためにGANを使用することに対する認識を高める。
  論文  参考訳（メタデータ） (2023-04-13T18:50:33Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。