論文の概要: Mitigating Compiler Fusion-Induced Power Bursts in Mobile NPU Inference as the Battery Depletes
- arxiv url: http://arxiv.org/abs/2607.16555v1
- Date: Fri, 17 Jul 2026 23:44:41 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-21 18:48:37.181159
- Title: Mitigating Compiler Fusion-Induced Power Bursts in Mobile NPU Inference as the Battery Depletes
- Title(参考訳): 電池劣化としてのモバイルNPU推論におけるコンパイラ核融合誘起パワーバーストの緩和
- Abstract要約: モバイルデバイスはますます、カメラや知覚のワークロードに対して、リアルタイムのNPU推論に依存している。
単一推論は、電力配信ネットワークにおける瞬時電圧ドープを誘導し、電力管理集積回路が動的電圧および周波数スケーリング(DVFS)を起動し、遅延を増大させる。
モバイルNPUコンパイラにおけるアグレッシブな演算子融合は,集中実行によって大きなピーク電流バーストが発生するモノリシックなスーパーレイヤを生成することができることを示す。
- 参考スコア(独自算出の注目度): 49.34452620841728
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Mobile devices increasingly rely on real-time NPU inference for camera and perception workloads. Under low-voltage conditions, however, a single inference can induce an instantaneous voltage droop in the power-delivery network, causing the power management integrated circuit to invoke dynamic voltage and frequency scaling (DVFS) and increase latency. We present a measurement study of this effect on a commercial smartphone. We show that aggressive operator fusion in a mobile NPU compiler can create monolithic superlayers whose concentrated execution produces large peak-current bursts. These bursts shift the DVFS-onset voltage upward and reduce the low-voltage operating margin. We further evaluate a practical black-box mitigation: a measurement-guided, pre-compilation graph rewrite that inserts barriers at selected peak-to-average power ratio hot spots to prevent harmful superlayer merging in the vendor NPU compiler. On Snapdragon 8 Gen 3 with MobileNetV4 at 768 x 768 resolution on ImageNet-1k, this method reduces peak current from 3.12 A to 1.94 A with 3.76% latency overhead, preserves stable latency deeper into the low-voltage regime, and shifts the inferred DVFS margin by approximately 173 mV.
- Abstract(参考訳): モバイルデバイスはますます、カメラや知覚のワークロードに対して、リアルタイムのNPU推論に依存している。
しかし、低電圧条件下では、単一推論は電力供給ネットワークにおける瞬時電圧のドープを誘導し、電力管理集積回路が動的電圧および周波数スケーリング(DVFS)を起動し、遅延を増大させる。
本稿では,この効果を商用スマートフォン上で測定する。
モバイルNPUコンパイラにおけるアグレッシブな演算子融合は,集中実行によって大きなピーク電流バーストが発生するモノリシックなスーパーレイヤを生成することができることを示す。
これらのバーストはDVFSオンセット電圧を上下にシフトさせ、低電圧の動作マージンを減少させる。
さらに、ベンダーNPUコンパイラにおける有害なスーパーレイヤーのマージを防止するために、選択したピーク対平均電力比ホットスポットにバリアを挿入する測定誘導プリコンパイルグラフの書き直しについて、実用的なブラックボックス緩和について評価する。
ImageNet-1kの768 x 768解像度でMobileNetV4を搭載したSnapdragon 8 Gen 3では、ピーク電流を3.12Aから1.94Aに削減し、3.76%の遅延オーバヘッドで安定な遅延を低電圧状態に保存し、推定されたDVFSマージンを約173mVシフトする。
関連論文リスト
- Operator Fusion for LLM Inference on the Tensix Architecture [13.215957873912181]
本研究では,TenstorrentのTensixアーキテクチャ上でのTransformerモデルのデバイス上での推論について述べる。
RMSNormは、自己アテンションおよびFFNにおける行列乗法と融合し、メモリバウンドおよび計算バウンド演算子のバック・ツー・バック実行を可能にする。
論文 参考訳(メタデータ) (2026-06-03T02:48:34Z) - SparseDVFS: Sparse-Aware DVFS for Energy-Efficient Edge Inference [24.06892697687466]
本稿では,エネルギー効率の良いエッジ推論のための細粒度でスパース対応なDVFSフレームワークであるSparseDVFSを提案する。
我々の重要な洞察は、演算子間隔がハードウェア周波数変調の主要な指標であるということである。
SparseDVFSは最先端のソリューションよりも平均78.17%のエネルギー効率向上を実現している。
論文 参考訳(メタデータ) (2026-03-23T12:29:30Z) - GAVINA: flexible aggressive undervolting for bit-serial mixed-precision DNN acceleration [1.168664284092282]
電圧オーバースケーリング(英: voltage overscaling, undervolting)とは、エネルギー効率の高いディープニューラルネットワーク(Deep Neural Network, DNN)加速度の文脈における近似手法である。
本稿では,GAV(Guarded Aggressive UnderVolting)と呼ばれる新しい手法を提案する。
GAVは任意の混合精度とフレキシブルアンダーボイングをサポートし、最も攻撃的な構成では最大89TOP/sWのエネルギー効率を持つ。
論文 参考訳(メタデータ) (2025-11-28T14:06:08Z) - Speeding Up MACE: Low-Precision Tricks for Equivarient Force Fields [51.95157731126864]
機械学習力場は高い計算コストで正確な分子動力学(MD)を提供することができる。
この論文は、計算ボトルネックを特定し、低精度の実行ポリシーを評価することで、MACEを安価かつ高速にすることを目的としている。
論文 参考訳(メタデータ) (2025-10-23T14:02:34Z) - RAPID^3: Tri-Level Reinforced Acceleration Policies for Diffusion Transformer [86.57077884971478]
ディフュージョントランスフォーマー(DiT)は、視覚発生時に優れるが、遅いサンプリングによって妨げられる。
本稿では,RAPID3: Tri-Level Reinforced Acceleration Policies for Diffusion Transformersを紹介する。
ベースジェネレータの更新をゼロにするイメージワイドアクセラレーションを提供する。
競合する生成品質でサンプリングを3倍近く高速化する。
論文 参考訳(メタデータ) (2025-09-26T13:20:52Z) - Emulating Self-attention with Convolution for Efficient Image Super-Resolution [6.8410780175245165]
コンボリューショナルアテンション(ConvAttn)という,畳み込み型自己アテンションモジュールを導入する。
ConvAttnモジュールを利用することで、自己注意と関連するメモリバウンド操作への依存を著しく低減する。
我々は、フラッシュアテンションを軽量SRシステムに統合し、自己注意の固有のメモリボトルネックを効果的に軽減するという課題を克服する。
論文 参考訳(メタデータ) (2025-03-09T15:45:53Z) - Optimizing the Deployment of Tiny Transformers on Low-Power MCUs [12.905978154498499]
この作業は、商用MCU上でのエンコーダTiny Transformersの柔軟性とマルチプラットフォームデプロイメントの実現と最適化を目的としている。
我々のフレームワークは、データの再利用を最大化し、重要な注意ブロックにデータマーシャリング操作を避けるために、カーネルの最適化ライブラリを提供する。
MHSA深度優先のタイリング方式はメモリピークを最大6.19倍に減らし、融合重み付けはランタイムを1.53倍減らし、パラメータ数を25%減らすことを示した。
論文 参考訳(メタデータ) (2024-04-03T14:14:08Z) - Real-Time Image Demoireing on Mobile Devices [59.59997851375429]
本稿では,モバイルデバイス上でのリアルタイム展開に向けた動的復号化高速化手法(DDA)を提案する。
私たちの刺激は、モアレパターンが画像全体に不均衡に分散されることが、シンプルで普遍的な事実に起因しています。
提案手法は推定時間を劇的に短縮し,モバイルデバイス上でリアルタイムな画像復調を実現する。
論文 参考訳(メタデータ) (2023-02-04T15:42:42Z) - BottleFit: Learning Compressed Representations in Deep Neural Networks
for Effective and Efficient Split Computing [48.11023234245863]
圧縮速度が強い場合でも高い精度を達成するための新しいトレーニング戦略を含む,BottleFitと呼ばれる新しいフレームワークを提案する。
BottleFitは77.1%のデータ圧縮を実現し、ImageNetデータセットでは最大で0.6%の精度でロスする。
本稿では,BottleFitが消費電力とレイテンシを最大で49%,(w.r.t.)ローカルコンピューティングでは89%,エッジオフロードでは37%,W.r.t.エッジオフロードでは55%削減することを示した。
論文 参考訳(メタデータ) (2022-01-07T22:08:07Z) - EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware
Multi-Task NLP Inference [82.1584439276834]
BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。
We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
論文 参考訳(メタデータ) (2020-11-28T19:21:47Z) - An Experimental Study of Reduced-Voltage Operation in Modern FPGAs for
Neural Network Acceleration [9.06484009562659]
安全な電圧レベル以下では、過度の回路遅延の増加によるタイミング障害が発生する可能性がある。
実FPGAの複数成分の低電圧動作について実験的に検討した。
減圧運転の欠点を最小限に抑える手法を提案する。
論文 参考訳(メタデータ) (2020-05-04T22:59:07Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。