論文の概要: Scalable Circuit Cutting: A Framework for Combined Gate and Wire Cuts Using Gate Groups

• arxiv url: http://arxiv.org/abs/2608.05287v1
• Date: Wed, 05 Aug 2026 18:00:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-07 15:25:20.770121
• Title: Scalable Circuit Cutting: A Framework for Combined Gate and Wire Cuts Using Gate Groups
• Title（参考訳）: スケーラブル回路切断:ゲートグループを用いたゲートとワイヤの複合化のためのフレームワーク
• Abstract要約: 本研究は,単一分割戦略においてゲートとワイヤ切断を組み合わせた統一的なフレームワークを提案する。 カット配置問題をスケーラブルなグラフ分割タスクとして定式化することにより,大規模回路のほぼ最適切断配置を効率的に同定する。
• 参考スコア（独自算出の注目度）: 4.494265705354169
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum circuit cutting enables the execution of large circuits on devices with a limited number of qubits by partitioning circuits into independent subcircuits. However, this introduces a sampling overhead, which grows exponentially with the number of cuts, rendering the choice of cut placements critical for practical circuit cutting. Determining optimal cut placements remains computationally challenging, particularly as circuits grow in size. Additionally, existing circuit cutting approaches typically treat gate and wire cuts independently. Those combining both cutting approaches, however, do not take advantage of joint cutting, i.e., identifying common gate groups and cutting them jointly for a reduced overhead. This work presents a unified framework that combines gate and wire cutting within a single partitioning strategy, enabling more efficient circuit decompositions. Moreover, our approach incorporates joint cutting via a novel gate grouping technique, further reducing sampling overhead. By formulating the cut placement problem as a scalable graph partitioning task, our method efficiently identifies near-optimal cut placements for large circuits, also providing diagnostic feedback on whether circuits are suitable for cutting.
• Abstract（参考訳）: 量子回路切断により、回路を独立したサブ回路に分割することで、限られた量子ビット数のデバイス上で大きな回路を実行することができる。 しかし、これはサンプリングオーバーヘッドを導入し、カット数とともに指数関数的に増加し、実用的な回路切断において重要な切断配置の選択を導出する。 最適なカット配置を決定することは、特に回路のサイズが大きくなるにつれて、計算的に困難である。 加えて、既存の回路切断アプローチは一般的にゲートとワイヤの切断を独立して扱う。 しかし, 両切削法を併用した場合, 共同切削, 共通ゲート群を同定し, 共同切削することでオーバーヘッドを低減できる。 この研究は、ゲートとワイヤの切断を1つの分割戦略で組み合わせ、より効率的な回路分解を可能にする統一的な枠組みを提示する。 さらに,新しいゲートグルーピング技術による接合切削を取り入れ,サンプリングオーバーヘッドを低減した。 カット配置問題をスケーラブルなグラフ分割タスクとして定式化することにより、大規模回路の近最適切断配置を効率よく同定し、回路が切断に適しているかどうかの診断フィードバックを提供する。

関連論文リスト

• Sparse Attention Post-Training for Mechanistic Interpretability [55.030850996535776]
  本稿では,トランスフォーマーの注意を犠牲にすることなく,簡易なポストトレーニング手法を提案する。 制約された余剰目的の下でフレキシブルな空間規則化を適用することで、1Bパラメータまでのモデルで、初期トレーニング損失を抑えつつ、注意接続性を$approx 0.3 %に抑えることができることを示す。
  論文  参考訳（メタデータ） (2025-12-05T16:40:08Z)
• Circuit cutting with classical side information [1.3791394805787949]
  本稿では,量子機器によるサイド情報を利用した汎用回路切断手法の定式化について述べる。 あるシナリオでは、サイド情報はサンプリングオーバーヘッドを減らさないが、他のシナリオでは、回路切断は不可能である。
  論文  参考訳（メタデータ） (2025-03-28T12:43:34Z)
• Position-aware Automatic Circuit Discovery [59.64762573617173]
  我々は既存の回路探索手法のギャップを同定し、モデル成分を入力位置間で等しく関連するものとして扱う。 可変長例を含むタスクであっても,回路に位置性を組み込むための2つの改良を提案する。 提案手法により, 位置感応回路の完全自動検出が可能となり, 従来よりも回路サイズと忠実度とのトレードオフが良好になる。
  論文  参考訳（メタデータ） (2025-02-07T00:18:20Z)
• A Hardware-Aware Gate Cutting Framework for Practical Quantum Circuit Knitting [0.9968037829925942]
  回路編みは、短期量子ハードウェアにおける数少ない物理量子ビットの制限を克服する有望な手法として出現する。 本稿では,回路編み物の実用性向上を目的としたハードウェア・アウェア・フレームワークを提案する。 提案手法は, 最先端手法と比較して, 最大64% (平均48%) の深度を減少させることを示した。
  論文  参考訳（メタデータ） (2024-09-05T19:18:30Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• Cutting circuits with multiple two-qubit unitaries [1.3791394805787949]
  任意の数の2量子ユニタリを切断するための最適なサンプリングオーバーヘッドの式を導出する。 任意の2ビットのユニタリをひとつに分割する方が、個々のユニタリをカットするよりも安いことが分かりました。
  論文  参考訳（メタデータ） (2023-12-18T19:00:07Z)
• Circuit Cutting with Non-Maximally Entangled States [59.11160990637615]
  分散量子コンピューティングは、複数のデバイスの計算能力を組み合わせて、個々のデバイスの限界を克服する。 回路切断技術は、古典的な通信を通じて量子計算の分配を可能にする。 量子テレポーテーション(quantum teleportation)は、指数的なショットの増加を伴わない量子計算の分布を可能にする。 非最大エンタングル量子ビット対を利用する新しい回路切断法を提案する。
  論文  参考訳（メタデータ） (2023-06-21T08:03:34Z)
• All this for one qubit? Bounds on local circuit cutting schemes [0.0]
  局所的に作用する回路切断方式は,回路の残りの部分から1量子ビットでも効率的に分割可能であることを示す。 また、各回路切断方式は、単位チャネルのみを適用するだけでは機能しないことを示す。
  論文  参考訳（メタデータ） (2023-03-23T16:44:38Z)
• Optimal wire cutting with classical communication [3.577310844634503]
  回路間の古典的通信が不要な切断ワイヤの最適コストは,それぞれ$O(16n)$と$O(4n)$であることを示す。
  論文  参考訳（メタデータ） (2023-02-07T10:19:58Z)
• Software mitigation of coherent two-qubit gate errors [55.878249096379804]
  2量子ゲートは量子コンピューティングの重要な構成要素である。 しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。 寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
  論文  参考訳（メタデータ） (2021-11-08T17:37:27Z)
• On the realistic worst case analysis of quantum arithmetic circuits [69.43216268165402]
  量子回路の設計における直観は誤解を招く可能性があることを示す。 また,T数を減らすことで,全深度を増大させることができることを示した。 リップルキャリーを用いた加算回路と乗算回路について述べる。
  論文  参考訳（メタデータ） (2021-01-12T21:36:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。