論文の概要: dfence: Fine-Grained Speculation Barriers for Efficient and Effective Hardware-Software Protection in the Spectre Era (Extended Version)
- arxiv url: http://arxiv.org/abs/2608.06124v1
- Date: Thu, 06 Aug 2026 14:55:00 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-07 17:43:06.779337
- Title: dfence: Fine-Grained Speculation Barriers for Efficient and Effective Hardware-Software Protection in the Spectre Era (Extended Version)
- Title（参考訳）: dfence:スペクター時代の効率的かつ効果的なハードウェア・ソフトウェア保護のための細粒化投機バリア(拡張版)
- Authors: Davide Davoli, Marton Bognar, Lesly-Ann Daniel, Benjamin Grégoire, Frank Piessens, Tamara Rezk,
- Abstract要約: 我々は、Spectre-PHTとSpectre-STLの両方を最小限のハードウェアサポートで緩和するために、Speculative Load Hardening (SLH)を一般化する新しいCPU命令であるdfenceを導入する。
Proteus CPUのディフェンスを実装し、そのセキュリティと性能を評価し、ベンチマークの平均性能オーバーヘッドを1%以下に抑えている。
- 参考スコア（独自算出の注目度）: 15.008218573729335
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Speculative execution attacks such as Spectre-PHT and Spectre-STL remain a critical security concern in modern processors. While software-based mitigations like Speculative Load Hardening (SLH) offer effective protection against Spectre-PHT, they are limited in scope and require software-managed speculative masks, which can be error-prone and costly. Defenses against Spectre-STL, such as the Speculative Store Bypass Disable bit (SSBD), incur additional performance overhead and lack fine-grained control. In this work, we introduce dfence, a new CPU instruction that generalizes SLH to mitigate both Spectre-PHT and Spectre-STL with minimal hardware support. dfence enables developers to annotate sensitive registers, with the hardware ensuring that these values do not leak transiently. We implement dfence in the Proteus CPU and evaluate its security and performance, demonstrating less than 1% average performance overhead for our benchmarks. In addition, to support easy and secure adoption, we design a type system that statically verifies the correct placement of dfence instructions in code.
- Abstract（参考訳）: Spectre-PHTやSpectre-STLのような投機的実行攻撃は、現代のプロセッサにおいて重要なセキュリティ上の問題である。
Speculative Load Hardening (SLH)のようなソフトウェアベースの緩和策は、Spectre-PHTに対して効果的な保護を提供するが、スコープは限られており、ソフトウェア管理された投機マスクを必要とする。
Spectre-STL に対する防御、例えば Speculative Store Bypass Disable bit (SSBD) は、追加のパフォーマンスオーバーヘッドを発生させ、きめ細かい制御を欠いている。
本稿では,ハードウェアサポートを最小限に抑えたSpectre-PHTとSpectre-STLの両方を緩和するために,SLHを一般化した新しいCPU命令であるdfenceを紹介する。
dfenceにより、開発者は機密レジスタに注釈を付けることができ、ハードウェアはこれらの値が過度にリークしないことを保証する。
Proteus CPUのディフェンスを実装し、そのセキュリティと性能を評価し、ベンチマークの平均性能オーバーヘッドを1%以下に抑えている。
さらに,容易かつセキュアな採用を支援するため,コード内のdfence命令の正しい配置を静的に検証する型システムを設計する。
関連論文リスト
- Boosting Device Utilization in Control Flow Auditing [47.36491265793223]
制御フロー(CFAud)とは、遠隔検証器(Vrf)が証明器(Prv)MCUに取られた制御フローパスに関する証拠を、Prvソフトウェアが侵害された場合でも受信する機構である。
現在のCFAudでは、Prvのroot-of-anchored root-of-RoTが、Vrfにフローエビデンスを確実に配信するために実行を保ちます。
CARAMELは、制御フローエビデンスをVrfに送信しながらPrvを再開できるハードウェアRoTの共同設計である。
論文 参考訳（メタデータ） (2026-03-02T18:26:17Z) - Contrastive Spectral Rectification: Test-Time Defense towards Zero-shot Adversarial Robustness of CLIP [68.44229678548298]
コントラストスペクトル整流(Contrastive Spectral Rectification, CSR)は、敵の例に対する効率的な試験時間防御である。
CSRはSOTAを18.1%上回り、AutoAttackに勝っている。
CSRは様々な視覚的タスクに幅広い適用性を示す。
論文 参考訳（メタデータ） (2026-01-27T05:24:45Z) - Variable Record Table: A Unified Hardware-Assisted Framework for Runtime Security [0.0]
本稿では,ハードウェア支援フレームワークを統一した可変レコードテーブル(VRT)を提案する。
VRTはバッファオーバーフロー、バックエンド制御フロー整合性(CFI)、投機的実行攻撃検出に対する空間メモリ安全性を強制する。
論文 参考訳（メタデータ） (2025-12-14T07:04:49Z) - Performance and Storage Analysis of CRYSTALS Kyber as a Post Quantum Replacement for RSA and ECC [45.88028371034407]
CRYSTALS-Kyberは、2022年にNISTによって標準化されたポスト量子暗号ソリューションである。
本研究は,様々な実装方式における性能試験を通じて,Kyberの実用可能性を評価する。
論文 参考訳（メタデータ） (2025-08-03T09:53:45Z) - Exploiting Inaccurate Branch History in Side-Channel Attacks [54.218160467764086]
本稿では,リソース共有と競合が広く実装されているが文書化されていない2つの特徴,バイアスフリー分岐予測と分岐履歴推定にどのように影響するかを検討する。
これらの機能は、ブランチ履歴バッファ(BHB)の更新動作を不注意に修正し、悪意のある誤定義を引き起こす新しいプリミティブを作成することができる。
2つのSpectre攻撃、すなわちSpectre-BSEとSpectre-BHSと、BiasScopeと呼ばれるクロスプライマリ制御フローサイドチャネル攻撃である。
論文 参考訳（メタデータ） (2025-06-08T19:46:43Z) - CoreGuard: Safeguarding Foundational Capabilities of LLMs Against Model Stealing in Edge Deployment [66.72332011814183]
CoreGuardは、エッジデバイスにデプロイされるプロプライエタリな大規模言語モデル(LLM)の計算と通信効率の保護方法である。
CoreGuardは効率的な保護プロトコルを使用して、計算オーバーヘッドを削減し、伝搬プロトコルによる通信オーバーヘッドを最小限にする。
論文 参考訳（メタデータ） (2024-10-16T08:14:24Z) - Place Protections at the Right Place: Targeted Hardening for Cryptographic Code against Spectre v1 [14.99532960317865]
そこで本研究では,Spectreの脆弱性を検知し,対象とするハードニングを適用するために,新しい固定点アルゴリズムを用いた分析フレームワークを提案する。
フレームワークをLightSLHとしてインスタンス化する。
論文 参考訳（メタデータ） (2024-08-29T02:31:28Z) - Beyond Over-Protection: A Targeted Approach to Spectre Mitigation and Performance Optimization [3.4439829486606737]
LLVMの投機的負荷硬化は、投機状態を追跡し、誤特定時に値をマスキングすることで、漏洩を防止する。
既存のサイドチャネルモデル検証フレームワークであるScam-Vを拡張して、Spectre-PHT攻撃に対するプログラムの脆弱性をチェックし、slhアプローチを用いてプログラムの保護を最適化する。
論文 参考訳（メタデータ） (2023-12-15T13:16:50Z) - Okapi: Efficiently Safeguarding Speculative Data Accesses in Sandboxed Environments [6.365587458495358]
Okapiは、Transient Execution Side Channel攻撃を軽減するために設計された新しいハードウェア/ソフトウェアクロスレイヤーアーキテクチャである。
コアとなるのは、現在の信頼ドメインによってページが非投機的にアクセスされた後にのみ、メモリページへの投機的なデータアクセスを可能にすることである。
厳しいセキュリティニーズの少ない環境では、すべてのパフォーマンスオーバーヘッドを取り除くために機能を無効にすることができる。
論文 参考訳（メタデータ） (2023-12-13T14:10:12Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。