論文の概要: LLM-Driven, Datasheet-Aware Automated Hardware Compatibility Verification for Early-Stage, Pre-Schematic Embedded System Design
- arxiv url: http://arxiv.org/abs/2608.25217v1
- Date: Tue, 25 Aug 2026 23:12:48 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-27 14:15:15.49038
- Title: LLM-Driven, Datasheet-Aware Automated Hardware Compatibility Verification for Early-Stage, Pre-Schematic Embedded System Design
- Title（参考訳）: LLM-Driven, Datasheet-Aware Automated Hardware Compatibility Verification for Early-Stage, Pre-Schematic Embedded System Design
- Abstract要約: ハードウェアの早期互換性検証のためのLCM駆動型計算対応フレームワークを提案する。
詳細なスキーマシミュレーションや実装の前に必要はなく、使用することもできる。
- 参考スコア（独自算出の注目度）: 8.89632807938116
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We present an LLM-driven, datasheet-aware framework for early-stage hardware compatibility verification that identifies documentation-level interface incompatibilities based on hardware datasheets and high-level component connectivity descriptions. It does not require, and can therefore be used, before detailed schematic simulation and implementation. We view trustworthy LLM-assisted design automation not as directly generating answers from documents, but as transforming engineering information through traceable verification stages. Given hardware datasheets and high-level component connectivity descriptions, the framework constructs a design graph that captures device connectivity and shared interaction domains, retrieves only the engineering properties required by explicit, domain-oriented verification criteria , and generates deterministic scripts for compatibility evaluation. By decomposing compatibility analysis into modular stages and preserving intermediate results, the framework reduces context overhead, improves transparency and tractability, enables scaling, and avoids reliance on LLMs for numerical computation. Evaluated on seven embedded-system designs comprising 34 datasheets, our framework achieves 97.5% compatibility-verification accuracy and an 8.6 times reduction in input context size compared with ``upload-and-query'' workflows. These results demonstrate the feasibility of LLM-assisted, specification-based hardware compatibility verification at an early design stage, as well as the need for, and substantial benefits of, modular task decomposition, formalized verification criteria, and task-aware compact context construction.
- Abstract（参考訳）: ハードウェアデータシートと高レベルのコンポーネント接続記述に基づいて,文書レベルのインターフェース不整合を識別する,早期ハードウェア互換性検証のためのLCM駆動型データシート対応フレームワークを提案する。
詳細なスキーマシミュレーションや実装の前に必要はなく、使用することもできる。
信頼性の高いLCM支援設計自動化は,文書から直接回答を生成するのではなく,トレース可能な検証段階を通じて工学情報を変換するものだと考えている。
ハードウェアデータシートと高レベルのコンポーネント接続記述を前提として、このフレームワークはデバイス接続と共有インタラクションドメインをキャプチャする設計グラフを構築し、明示的なドメイン指向の検証基準によって要求されるエンジニアリング特性のみを検索し、互換性評価のための決定論的スクリプトを生成する。
互換性解析をモジュールステージに分解し、中間結果を保存することにより、コンテキストオーバーヘッドを低減し、透明性とトラクタビリティを改善し、スケーリングを可能にし、数値計算におけるLLMへの依存を回避する。
このフレームワークは,34個のデータシートからなる組込みシステム設計に基づいて,97.5%の互換性検証精度を実現し,入力コンテキストサイズを'upload-and-query'ワークフローと比較して8.6倍の削減を実現している。
これらの結果は、初期の設計段階でのLCMによる仕様ベースのハードウェア互換性検証の実現可能性に加えて、モジュラータスクの分解、形式化された検証基準、タスク対応のコンパクトなコンテキスト構築の必要性と実質的なメリットを示している。
関連論文リスト
- LLM-based Hardware Development with Hierarchical IRs and End-to-End Multi-Agent Workflow [3.3126072964592836]
大規模言語モデル (LLM) はソフトウェア開発でますます使われているが、複雑なハードウェア設計での使用は限られている。
階層型中間表現(IR)とエンドツーエンドのマルチエージェントワークフローを備えたLCMベースのハードウェア開発フレームワークを提案する。
We evaluate our framework on Verilog-Eval benchmark, achieve a pass@5 rate of 95.5%, which is a current-of-the-art LLM generation frameworks。
論文 参考訳（メタデータ） (2026-08-31T11:57:37Z) - Latent Performance Profiling of Large Language Models [47.009623327601226]
隠れたアクティベーションと出力分布からタスクに依存しない診断を導出するフレームワークであるLatent Performance Profiling(LPP)を紹介する。
静的精度スコアとは異なり、LPPは同様のサイズのモデル間で安定でアーキテクチャに敏感なシグネチャを提供する。
類似のベンチマークスコアを持つモデルは、エントロピーや適応性の違いなど、対照的なプロファイルを示すことができることを示す。
論文 参考訳（メタデータ） (2026-05-28T14:41:26Z) - What Semantics Survive the Connector? Diagnosing VLM-to-DiT Alignment in Video Editing [59.40855219373921]
フローマッチングに基づくビデオ生成モデルは、複雑な命令ベースのビデオ編集を扱うために、事前のビジョンランゲージモデルに依存している。
一般的な仮定は、コネクタモジュールがVLMのリッチなマルチモーダル推論を、元のテキスト埋め込み空間であるDiTとシームレスに一致させることができるということである。
本稿では,関係に基づく編集に焦点を当てた診断データセットであるTRACE-Editをビデオ合成に基づく制御データ処理パイプラインとして提案する。
論文 参考訳（メタデータ） (2026-05-20T06:42:15Z) - OpenCompass: A Universal Evaluation Platform for Large Language Models [62.59671563145442]
汎用大規模言語モデル (LLM) は, 技術の進歩において重要なリンクとなっている。
メインストリームベンチマークデータセットは、タスクタイプの多様性、一貫性のない評価基準、データと処理の断片化といった課題に直面している。
本稿では,ワンストップ,スケーラブル,高精度な汎用評価プラットフォームであるOpen LLMをオープンソースとして提案する。
論文 参考訳（メタデータ） (2026-05-19T02:50:11Z) - EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR [14.681439854488765]
EquivFusionはマルチモーダル回路の設計に適したエンドツーエンドの等価チェックツールである。
PyTorch、C/C++、Chisel、Verilog、ゲートレベルのネットリストなど、さまざまなエントリポイントを共通の中間表現に統合する。
論文 参考訳（メタデータ） (2026-04-17T12:09:54Z) - Step-Level Sparse Autoencoder for Reasoning Process Interpretation [48.99201531966593]
大規模言語モデル(LLM)は、Chain-of-Thought(CoT)推論を通じて、強力な複雑な推論機能を実現している。
本稿では,ステップレベルスパースオートエンコーダ (SSAE) を提案する。
複数の基本モデルと推論タスクの実験により,抽出した特徴の有効性が示された。
論文 参考訳（メタデータ） (2026-03-03T14:25:02Z) - SpecMap: Hierarchical LLM Agent for Datasheet-to-Code Traceability Link Recovery in Systems Engineering [8.235446273226277]
組み込みシステムとそれに対応するコード実装の間のトレーサビリティは、システムエンジニアリングにおける根本的な課題である。
既存のトレーサビリティリンク回復アプローチは、語彙的類似性と情報検索技術に依存している。
本稿では,意味解析に大規模言語モデルを用いる階層型コードマッピング手法を提案する。
論文 参考訳（メタデータ） (2026-01-16T11:50:18Z) - A Generalizable Framework for Building Executable Domain-Specific LLMs under Data Scarcity: Demonstration on Semiconductor TCAD Simulation [20.174394305112198]
低リソース環境下でコンパクトで実行可能なドメイン固有LLMを構築するためのフレームワークを提案する。
半導体コンピュータ支援設計(TCAD)のためのTcadGPTのインスタンス化によるフレームワークの実証
1.5Mの合成QAペアとIR駆動のDPOデータセットを使用して、TcadGPTはSDE実行可能性テストにおいて85.6%のセマンティック精度と80.0%の構文パスレートを達成した。
論文 参考訳（メタデータ） (2026-01-15T07:13:34Z) - Data Dependency-Aware Code Generation from Enhanced UML Sequence Diagrams [54.528185120850274]
本稿では,API2Depという新しいステップバイステップコード生成フレームワークを提案する。
まず、サービス指向アーキテクチャに適した拡張Unified Modeling Language (UML) APIダイアグラムを紹介します。
次に、データフローの重要な役割を認識し、専用のデータ依存推論タスクを導入する。
論文 参考訳（メタデータ） (2025-08-05T12:28:23Z) - ProtocolLLM: RTL Benchmark for SystemVerilog Generation of Communication Protocols [45.66401695351214]
本稿では,広く使用されているSystemVerilogプロトコルを対象とした最初のベンチマークスイートであるProtocolLLMを紹介する。
我々は,ほとんどのモデルがタイミング制約に従う通信プロトコルのSystemVerilogコードを生成するのに失敗したことを観察する。
論文 参考訳（メタデータ） (2025-06-09T17:10:47Z) - VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric [4.590930025882158]
We propose VeriMind, a agentic LLM framework for Verilog code generation。
本稿では,従来のpass@k測度とARC(Average Refinement Cycles)を組み合わせた新しい評価手法を提案する。
様々なハードウェア設計タスクの実験結果によると、我々のアプローチはpass@kメトリックで最大8.3%、pass@ARCメトリックで最大8.1%向上した。
論文 参考訳（メタデータ） (2025-03-15T23:43:06Z) - SIM-Trans: Structure Information Modeling Transformer for Fine-grained
Visual Categorization [59.732036564862796]
本稿では,オブジェクト構造情報を変換器に組み込んだSIM-Trans(Structure Information Modeling Transformer)を提案する。
提案した2つのモジュールは軽量化されており、任意のトランスフォーマーネットワークにプラグインでき、エンドツーエンドで容易に訓練できる。
実験と解析により,提案したSIM-Transが細粒度視覚分類ベンチマークの最先端性能を達成することを示した。
論文 参考訳（メタデータ） (2022-08-31T03:00:07Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。