論文の概要: FIREQ: FPGA Instrumentation for Readout and Qubit control

• arxiv url: http://arxiv.org/abs/2608.29399v2
• Date: Tue, 01 Sep 2026 06:28:34 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-02 14:14:25.963972
• Title: FIREQ: FPGA Instrumentation for Readout and Qubit control
• Title（参考訳）: FIREQ: 読み出しとビット制御のためのFPGAインスツルメンテーション
• Authors: Giuseppe La Capra, Fabio Calabrese, Giorgio D'Amico, Christian Conti, Andrea De Simone, Deborah Volpe, Angelo Nucciotti, Roldolfo Carobene, Claudio Gatti, Andrea Giachero, Fabrizio Riente,
• Abstract要約: FIREQは超伝導量子ビットの制御と読み出しのためのオープンソースのフレームワークである。 FireQはモジュール型のAXI準拠のファームウェアアーキテクチャとPYNQベースのソフトウェアスタックを組み合わせる。 AMD Zynq UltraScale+ RFSoC ZCU216では、FIREQはパルスデューレーション解像度107 ps、イベント最適化解像度1.7 nsのRFパルスを最大9.3 GHz出力する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: We present FIREQ (FPGA Instrumentation for Readout and Qubit control), an open-source RFSoC-based framework for the control and readout of superconducting qubits. FIREQ combines a modular AXI-compliant firmware architecture with a PYNQ-based software stack designed to support extensible hardware integration, deterministic experiment timing, and low-overhead execution of repeated calibration and characterization workflows. The firmware implements direct RF synthesis and acquisition, trigger-based sequencing, programmable pulse generation, frequency-multiplexed readout, and memory-efficient acquisition and waveform buffering. The software adopts a client-server architecture with streamed data transfer and dependency-aware configuration updates to reduce host-device and reconfiguration overhead during parameter sweeps. On an AMD Zynq UltraScale+ RFSoC ZCU216, FIREQ generates RF pulses up to 9.3 GHz with a pulse-duration resolution of 107 ps and an event-timing resolution of 1.7 ns. FPGA resource utilization is compared with representative open-source RFSoC control frameworks, showing a low BRAM footprint while retaining full-rate I/Q generation and acquisition. The RF output is characterized in terms of phase noise, noise spectral density, and inter-channel timing skew. End-to-end operation is validated on a superconducting qubit through resonator spectroscopy, Rabi, Ramsey, and relaxation measurements, yielding T1 = 6.94 us and T2* = 13.50 us. FIREQ can therefore be used both as a qubit-control platform and as an experimental environment for evaluating alternative control and readout IP architectures.
• Abstract（参考訳）: 超伝導量子ビットの制御と読み出しのためのオープンソースのRFSoCベースのフレームワークであるFIREQ(FPGA Instrumentation for Readout and Qubit Control)を提案する。 FIREQはモジュール型AXI準拠のファームウェアアーキテクチャと、拡張可能なハードウェア統合、決定論的実験タイミング、繰り返しキャリブレーションとキャラクタリゼーションワークフローの低オーバーヘッド実行をサポートするPYNQベースのソフトウェアスタックを組み合わせる。 ファームウェアは、直接RF合成及び取得、トリガベースのシークエンシング、プログラマブルパルス生成、周波数多重読み出し、メモリ効率の高い取得および波形バッファリングを実装している。 このソフトウェアは、ストリーミングデータ転送と依存性対応の構成更新を備えたクライアントサーバアーキテクチャを採用しており、パラメータスイープ時のホストデバイスと再設定のオーバーヘッドを低減する。 AMD Zynq UltraScale+ RFSoC ZCU216では、FIREQはパルスデューレーション解像度107 ps、イベント最適化解像度1.7 nsのRFパルスを最大9.3 GHz出力する。 FPGAリソースの利用は、オープンソースのRFSoCコントロールフレームワークと比較され、フルレートのI/Q生成と取得を維持しながら、BRAMフットプリントが低い。 RF出力は位相ノイズ、雑音スペクトル密度、チャネル間タイミングスキューで特徴づけられる。 端から端までの動作は、共振器分光法、Rabi、Ramsey、緩和測定により超伝導量子ビット上で検証され、T1 = 6.94 us と T2* = 13.50 us が得られる。 したがって、FIREQは、キュービット制御プラットフォームと、代替制御と読み出しIPアーキテクチャを評価するための実験環境の両方として使用できる。

関連論文リスト

• S$^3$AM: A Single-Stream SAM with Reliability-Calibrated Frequency Adapter for Multi-modal Salient Object Detection [74.15663758681849]
  シングルストリームフレームワークは、信頼性キャリブレーションされた周波数適応をMSOD用のSAMバックボーンに組み込む。 RGB-D、RGB-T、RGB-NIRの正当性オブジェクト検出ベンチマークの実験により、提案フレームワークが競合性能を達成することを確認した。
  論文  参考訳（メタデータ） (2026-08-18T08:05:00Z)
• An Efficient vLLM-Based Inference Pipeline for Unified Audio Understanding and Generation [63.50393485685279]
  音声の理解と生成を統一する vLLM ベースの推論パイプラインを提案する。 共有直観自由誘導(CFG)のスループットを克服する。 連続バッチ内でペア条件と非条件要求を共スケジューリングすることにより、CFGの実装は、非CFGスループットの80%を維持できます。
  論文  参考訳（メタデータ） (2026-07-02T12:55:11Z)
• Unified Flux Control Architecture for Fluxonium Qubits [14.72361983858256]
  我々は, フラクトロニウム量子ビットの統一制御アーキテクチャを実験的に実現し, 横(XY$)と縦(Z$)の操作を1つのフラクトロニウム制御チャネルで実装した。 このアーキテクチャは、共有制御チャネルに競合する要求を課し、リセット操作のための低周波フラックス伝送を同時にサポートする必要がある。 本稿では,周波数選択型低温フィルタと補償波形合成を併用して,フィルタ制御線によるパルス歪みを補正する手法を提案する。
  論文  参考訳（メタデータ） (2026-05-25T15:26:58Z)
• Hardware-Accelerated Line-Rate Bitstream Screening for Secure FPGA Reconfiguration [0.0]
  BLADEIはFPGA構成のデプロイ時間スクリーニングのためのビットストリームレベルのセキュリティフレームワークである。 我々は,このフレームワークをXilinx PYNQ-Z1システム上に実装し,エンドツーエンドのクラウド・ツー・エッジパイプラインを実証した。 ストリーミングハードウェアで高速化された特徴抽出エンジンは,特徴抽出遅延を範囲まで低減できることを示す。
  論文  参考訳（メタデータ） (2026-05-09T15:06:22Z)
• LiQSS: Post-Transformer Linear Quantum-Inspired State-Space Tensor Networks for Real-Time 6G [85.58816960936069]
  Sixth-Generation (6G) Open Radio Access Networks (O-RAN) における能動的およびエージェント的制御は、厳密なニアタイム(Near-RT)レイテンシと計算制約の下で制御グレードの予測を必要とする。 本稿では,効率的な無線テレメトリ予測のための変圧器後パラダイムについて検討する。 本稿では、自己アテンションを安定な状態空間動的カーネルに置き換える量子インスピレーション付き状態空間テンソルネットワークを提案する。
  論文  参考訳（メタデータ） (2026-01-18T12:08:38Z)
• Towards a pulse-level intermediate representation for diverse quantum control systems [0.4369550829556578]
  pulselibは、量子制御系のパルスレベルプログラミングのためのシステムに依存しない中間表現である。 我々は2つのユニークな周波数シンセサイザーのためのグラフベースのIRと透過パイプラインを実装した。 pulselibは、高速でデバイス固有のIRに匹敵する性能を提供すると同時に、既存のIRよりも4.5倍のスピードアップを提供する。
  論文  参考訳（メタデータ） (2025-07-21T18:30:54Z)
• FlowTS: Time Series Generation via Rectified Flow [67.41208519939626]
  FlowTSは、確率空間における直線輸送を伴う整流フローを利用するODEベースのモデルである。 非条件設定では、FlowTSは最先端のパフォーマンスを達成し、コンテキストFIDスコアはStockとETThデータセットで0.019と0.011である。 条件設定では、太陽予測において優れた性能を達成している。
  論文  参考訳（メタデータ） (2024-11-12T03:03:23Z)
• Implementation of a framework for deploying AI inference engines in FPGAs [0.0]
  目標は、最大限のフレームレートを確保しながら、最大レイテンシを実験のニーズに制限することである。 FPGAにおけるDSPとメモリリソースの両方の使用を最適化するためには、量子化により実装されたネットワークの精度を下げる能力が必要である。
  論文  参考訳（メタデータ） (2023-05-30T23:37:51Z)
• Conditioning Trick for Training Stable GANs [70.15099665710336]
  本稿では,GANトレーニング中の不安定性問題に対応するため,ジェネレータネットワークに正規性から逸脱する条件付け手法を提案する。 我々は、生成元をシュア分解のスペクトル領域で計算された実サンプルの正規化関数から逸脱するように強制する。
  論文  参考訳（メタデータ） (2020-10-12T16:50:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。