論文の概要: Optimizing Atom Transport, Gate-Count and Depth with Parity Twine
- arxiv url: http://arxiv.org/abs/2609.03583v1
- Date: Thu, 03 Sep 2026 09:31:16 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-04 18:28:39.002441
- Title: Optimizing Atom Transport, Gate-Count and Depth with Parity Twine
- Title（参考訳）: パリティツインを用いた原子輸送, ゲートコート, 深さの最適化
- Authors: Javad Kazemi, Michael Fellner, Riccardo J. Valencia-Tortora, Michael Schuler, Wolfgang Lechner,
- Abstract要約: 我々は中性原子量子プロセッサのためのパリティアーキテクチャの効率的な実装を提案する。
私たちはParity Twine Networks (PTN) を異なる原子レイアウト、ネイティブなエンタングゲート、そして原子シャットリング機能に適用する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: We present an efficient implementation of the Parity Architecture for neutral-atom quantum processors. We adapt Parity Twine Networks (PTNs) to different atom layouts, native entangling gates, and atom-shuttling capabilities. This provides a general framework for hardware-aware optimization of gate count, circuit depth, and atom transport for quantum circuits encoding arbitrary interaction graphs in a common basis. Specifically, we develop PTN constructions based on different native entangling-gate realizations, namely CZ, CZSWAP, and iSWAP, providing flexibility to accommodate different hardware capabilities on both static and mobile neutral-atom platforms. Using the quantum Fourier transform (QFT) as a representative example, we demonstrate substantial reductions in two-qubit gate count, atom transport, and circuit depth. These resource savings translate into an estimated circuit fidelity three orders of magnitude higher than competing compilation strategies for a 30-qubit QFT. We further extend the construction to the recently introduced optimistic QFT and discuss the broader applicability of PTNs to other quantum algorithms on neutral-atom platforms.
- Abstract（参考訳）: 我々は中性原子量子プロセッサのためのパリティアーキテクチャの効率的な実装を提案する。
私たちはParity Twine Networks (PTN) を異なる原子レイアウト、ネイティブなエンタングゲート、そして原子シャットリング機能に適用する。
これは、任意の相互作用グラフを共通のベースで符号化する量子回路に対して、ゲート数、回路深さ、原子輸送のハードウェア対応最適化のための一般的なフレームワークを提供する。
具体的には,CZ,CZSWAP,およびiSWAPという,異なるネイティブなエンタングゲートの実現に基づくPTN構造を開発し,静的および移動中原子プラットフォーム上で異なるハードウェア機能に対応する柔軟性を提供する。
代表的な例として量子フーリエ変換 (QFT) を用い, 2量子ゲート数, 原子輸送量, 回路深さの大幅な減少を示す。
これらのリソース貯蓄は、30量子QFTの競合するコンパイル戦略よりも3桁高い回路忠実度を推定する。
我々は、最近導入された楽観的なQFTへの構築をさらに拡張し、中立原子プラットフォーム上の他の量子アルゴリズムに対するPTNの広範な適用性について議論する。
関連論文リスト
- Strategic Plan for Neutral Atom Quantum Computation [84.56908019536233]
我々は中性原子量子計算の戦略的計画を提案し、ハードウェア開発と理論の進歩をもたらした。
実用的な量子優位性の概念は、利点の主張を検証する方法や、実用的な利点をもたらす量子アルゴリズムを設計するためのアプローチとともに定義される。
論文 参考訳（メタデータ） (2026-07-23T17:36:19Z) - A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
分散量子最適化のための構造認識フレームワークを提案する。
検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。
構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
論文 参考訳（メタデータ） (2026-03-08T15:15:52Z) - Optimization and Synthesis of Quantum Circuits with Global Gates [41.99844472131922]
我々は、イオントラップハードウェアに存在するGlobal Molmer-Sorensenゲートのようなグローバルな相互作用を用いて量子回路を最適化し、合成する。
このアルゴリズムはZX計算に基づいており、係留ゲートをGlobal MolmerSorensenゲートにグループ化する特別な回路抽出ルーチンを使用する。
我々は,このアルゴリズムを様々な回路でベンチマークし,最新ハードウェアによる性能向上の方法を示す。
論文 参考訳（メタデータ） (2025-07-28T10:25:31Z) - Scalable quantum simulator with an extended gate set in giant atoms [0.0]
本稿では,巨大原子3レベルシステムに基づく拡張ゲートセットを用いたスケーラブルな量子シミュレータを提案する。
このチューニング性を活用することで、簡単な周波数調整により、CZゲートとiSWAPゲートの両方をサポートする。
実演として,散逸型ハイゼンベルクXXZスピン鎖におけるスピンダイナミクスのシミュレーションを紹介する。
論文 参考訳（メタデータ） (2025-03-06T15:22:37Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
論文 参考訳（メタデータ） (2023-06-06T08:13:10Z) - A quantum processor based on coherent transport of entangled atom arrays [44.62475518267084]
量子プロセッサは動的で非局所的な接続を持ち、絡み合った量子ビットは高い並列性でコヒーレントに輸送されることを示す。
このアーキテクチャを用いて,クラスタ状態や7キュービットのSteane符号状態などの絡み合ったグラフ状態のプログラム生成を実現する。
論文 参考訳（メタデータ） (2021-12-07T19:00:00Z) - Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。
3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
論文 参考訳（メタデータ） (2021-08-03T17:49:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。