論文の概要: Highly uniform first-electron position in qubit arrays fabricated on dedicated QSOI(R) 300mm commercial platform

• arxiv url: http://arxiv.org/abs/2609.20043v1
• Date: Thu, 17 Sep 2026 10:51:04 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-20 08:55:54.233621
• Title: Highly uniform first-electron position in qubit arrays fabricated on dedicated QSOI(R) 300mm commercial platform
• Title（参考訳）: 専用QSOI(R)300mmプラットフォーム上に作製した量子配列における高均一な第1電子位置
• Abstract要約: 本稿では,300mmCMOS製造に対応する量子シリコンオン絶縁体(QSOI(R))技術の開発に向けての進展を報告する。 標準28nmFD-SOIとQSOI(R)技術で作製した量子デバイスを比較し,室温静電特性の改善を示す。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: We report progress toward the development of a quantum silicon-on-insulator (QSOI(R)) technology compatible with 300mm CMOS fabrication and adapted from the 28nm Fully-Depleted SOI (28nm FD-SOI) platform for scalable quantum computing. We compare quantum devices fabricated with standard 28nm FD-SOI and QSOI(R) technologies, and show striking improvements of room temperature electrostatic properties of the individual device. Moreover, the QSOI(R) technology has significantly reduced the device variability and the dispersion of device properties at the wafer level. Transistor metrics are reproduced by TCAD simulations showing that the electrostatics of the devices behave as expected for QSOI(R) technology. Wafer-scale measurements at sub-2K show reproducible quantum dots down to the few-electron regime with 69\% yield for successful charge detection of the first electron and a dispersion of the first electron position of $\mathrm{\pm 35 mV}$ over 377 quantum dots. These results establish QSOI(R) as a promising platform for CMOS-compatible quantum device co-integration.
• Abstract（参考訳）: 本稿では,300mmCMOS製造に対応する量子シリコンオン絶縁体(QSOI(R))技術の進展を報告し,28nmフルデプリテッドSOI(28nm FD-SOI)プラットフォームを応用した量子コンピューティング技術について述べる。 標準28nmFD-SOIとQSOI(R)技術で作製した量子デバイスを比較し,室温静電特性の顕著な向上を示した。 さらに、QSOI(R)技術は、ウエハレベルのデバイス特性のばらつきとばらつきを著しく低減した。 トランジスタメトリクスは、QSOI(R)技術で期待される動作を示すTCADシミュレーションによって再現される。 第1電子の電荷検出に成功し、第1電子の位置が$\mathrm {\pm 35 mV}$377の量子ドットで分散した。 これらの結果により、QSOI(R)はCMOS互換量子デバイス統合のための有望なプラットフォームとして確立される。

関連論文リスト

• Ab initio Modeling of MoS2/Oxide Device Interfaces with Machine Learned Electronic Structures [66.44589802420899]
  我々は、スケーラブルな機械学習(ML)電子構造モデルと高度な量子輸送(QT)解決器を統合する半導体デバイスをシミュレートするための新しいab initioアプローチを導入する。 このフレームワークは密度汎関数理論上の10,000Xのスピードアップを可能にし、20,000個の原子からなる装置のハミルトン行列を生成する。
  論文  参考訳（メタデータ） (2026-08-27T15:33:39Z)
• SiMOS quantum-dot spin qubits enabled by extreme-ultraviolet lithography [0.825976035671465]
  極紫外(EUV)リソグラフィーを用いて作製したSiMOSスピン量子ビットの高性能化を実証した。 EUVリソグラフィーは、高忠実度SiMOSスピン量子ビットに基づく量子プロセッサの実行可能な製造技術である。
  論文  参考訳（メタデータ） (2026-07-14T17:13:24Z)
• Spin Readout in a 22 nm Node Integrated Circuit [1.718390616727258]
  産業標準22nmのシリコンオン絶縁体技術を用いて作製したIC内のアドレス可能な量子ドットデバイスにおいて,単一ショットスピンの読み出しを実演する。 このプロセスによるスピンの読み出しの成功は、高度にスケーラブルで統合されたスピン量子ビットの実現に向けた重要なステップである。
  論文  参考訳（メタデータ） (2025-10-15T15:33:34Z)
• Commercial CMOS Process for Quantum Computing: Quantum Dots and Charge Sensing in a 22 nm Fully Depleted Silicon-on-Insulator Process [0.0]
  産業標準シリコンオン絶縁体CMOS構造のチャネルに形成された量子ドットに電子や穴を閉じ込めることは、スケーラブルな量子ビットアーキテクチャへの有望なアプローチである。 我々は,GlobalFoundries 22FDX(TM)産業プロセスを用いて製造した市販ナノ構造の計測結果を示す。
  論文  参考訳（メタデータ） (2024-12-11T14:41:55Z)
• Thermalization and Criticality on an Analog-Digital Quantum Simulator [133.58336306417294]
  本稿では,69個の超伝導量子ビットからなる量子シミュレータについて述べる。 古典的Kosterlitz-Thouless相転移のシグネチャと,Kibble-Zurekスケール予測からの強い偏差を観測する。 本システムは, 対角二量体状態でディジタル的に調製し, 熱化時のエネルギーと渦の輸送を画像化する。
  論文  参考訳（メタデータ） (2024-05-27T17:40:39Z)
• Recompilation-enhanced simulation of electron-phonon dynamics on IBM Quantum computers [62.997667081978825]
  小型電子フォノン系のゲートベース量子シミュレーションにおける絶対的資源コストについて考察する。 我々は、弱い電子-フォノン結合と強い電子-フォノン結合の両方のためのIBM量子ハードウェアの実験を行う。 デバイスノイズは大きいが、近似回路再コンパイルを用いることで、正確な対角化に匹敵する電流量子コンピュータ上で電子フォノンダイナミクスを得る。
  論文  参考訳（メタデータ） (2022-02-16T19:00:00Z)
• Millikelvin temperature cryo-CMOS multiplexer for scalable quantum device characterisation [44.07593636917153]
  近年,固体量子ビットに基づく量子コンピュータが急速に発展してきた。 現在、各量子デバイスは、室温と希釈冷凍機のベース温度との間の専用信号線を制御して特徴付けされている。 このアプローチはスケーラブルではなく、現在、大規模な量子システム統合と量子デバイスの特徴付けの開発を制限している。
  論文  参考訳（メタデータ） (2020-11-23T16:22:15Z)
• Voltage tunable quantum dot array by patterned Ge-nanowire based metal-oxide-semiconductor (MOS) devices [0.0]
  室温での電圧調整可能な量子ドットの製作 電子の量子閉じ込めのキャラクタリゼーション。 非平衡グリーン関数(NEGF)形式に基づく輸送特性のキャラクタリゼーション
  論文  参考訳（メタデータ） (2020-11-11T11:11:18Z)
• Conditional quantum operation of two exchange-coupled single-donor spin qubits in a MOS-compatible silicon device [48.7576911714538]
  シリコンナノエレクトロニクスデバイスは、99.9%以上の忠実度を持つ単一量子ビット量子論理演算をホストすることができる。 イオン注入によりシリコン中に導入された単一のドナー原子に結合した電子のスピンに対して、量子情報は1秒近く保存することができる。 ここでは、シリコンに埋め込まれた31ドルPドナーの交換結合対における電子スピン量子ビットの条件付きコヒーレント制御を実証する。
  論文  参考訳（メタデータ） (2020-06-08T11:25:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。