論文の概要: PlaceReasoner-Beta: Reasoning-Driven Macro Placement and Benchmarking
- arxiv url: http://arxiv.org/abs/2609.21263v1
- Date: Fri, 18 Sep 2026 03:22:09 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-21 18:40:16.841427
- Title: PlaceReasoner-Beta: Reasoning-Driven Macro Placement and Benchmarking
- Title(参考訳): PlaceReasoner-Beta: 推論駆動のマクロ配置とベンチマーク
- Abstract要約: そこで我々はPlaceReasoner-Betaを提案する。これは、マクロ配置を閉ループ推論問題として再構成する検証器誘導フレームワークである。
PlaceReasoner-Beta はすべての正方形タスクにおいて DRC-clean メソッドの中で最高のタイミングを達成する。
また、通常は最適化されていないが、ほとんどの設計では配線長を短縮する。
- 参考スコア(独自算出の注目度): 11.392150001765875
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Automated macro placement remains a fundamental challenge in VLSI physical design. Despite decades of research, existing approaches predominantly optimize hand-crafted proxy objectives, such as estimated wirelength, and typically produce placements through one-shot numerical optimization, limiting their ability to incorporate visual layout context, codified design expertise, and downstream physical-design feedback in a unified loop. We present PlaceReasoner-Beta, a verifier-guided multi-agent framework that reformulates macro placement as a closed-loop reasoning problem rather than black-box optimization. A vision-language model (VLM) planner generates candidate placements from the floorplan image, macro specifications, and connectivity structure; a geometric verifier enforces physical legality and expert placement principles; a physical verifier refines candidates using early implementation feedback; and a post-route optimizer further improves promising layouts using final PPA. To enable reproducible evaluation, we introduce PlaceReasoner-Bench, a fully open end-to-end benchmark built from open RTL designs, EDA tools, and technology libraries. It comprises 8 designs at two aspect ratios, yielding 16 tasks with fixed floorplans and I/O assignments, so methods differ only in macro positions and orientations and are evaluated using routed PPA and DRC rather than pre-route proxies. Across the benchmark, PlaceReasoner-Beta achieves the best timing among DRC-clean methods on all square tasks, reducing post-route TNS by 61.2% at 1:1 and 53.0% at 2:1 relative to the classical baseline field. It also shortens routed wirelength on most designs despite never explicitly optimizing it, demonstrating that reasoning over spatial structure under physical-design feedback can improve end-to-end layout quality beyond proxy-objective optimization.
- Abstract(参考訳): 自動マクロ配置は、VLSI物理設計における根本的な課題である。
数十年にわたる研究にもかかわらず、既存のアプローチは、推定ワイヤ長などの手作りのプロキシ目的を主に最適化し、通常はワンショットの数値最適化を通じて配置を生成し、視覚的なレイアウトコンテキスト、コード化された設計の専門知識、下流の物理設計フィードバックを統一ループに組み込む能力を制限する。
ブラックボックス最適化よりもクローズドループ推論問題としてマクロ配置を再構成する検証器誘導型マルチエージェントフレームワークであるPlaceReasoner-Betaを提案する。
視覚言語モデル(VLM)プランナーは、フロアプラン画像、マクロ仕様、接続構造から候補配置を生成し、幾何検証器は、物理的合法性と専門家配置原則を強制し、物理検証器は、初期実装フィードバックを用いて候補を洗練し、ポストルートオプティマイザは、最終PPAを用いた有望なレイアウトをさらに改善する。
再現可能な評価を可能にするために,オープンなRTL設計,EDAツール,技術ライブラリから構築された,完全なエンドツーエンドベンチマークであるPlaceReasoner-Benchを紹介する。
これは2つのアスペクト比で8つの設計で構成され、固定されたフロアプランとI/O割り当てを持つ16のタスクを出力するので、メソッドはマクロ位置と向きだけが異なる。
ベンチマーク全体では、PlaceReasoner-Beta はすべての正方形タスクにおいて DRC-clean メソッドの中で最高のタイミングを達成し、ルート後 TNS を 1:1 で61.2%、古典的なベースラインフィールドに対して 2:1 で 53.0% 削減した。
物理的設計フィードバックによる空間構造に対する推論は、プロキシオブジェクトの最適化を超えて、エンドツーエンドのレイアウト品質を向上させることを証明している。
関連論文リスト
- A FEM-Based Surrogate Modelling and Optimization Framework for Physics-Constrained Electromagnetic Coil Design [2.6205603301997855]
Python-MPh-COMSOLワークフローは、2次元軸対称有限要素法(FEM)とMatern 5/2 Gaussian-process (GP)確率的サロゲートを結合する。
共通の総電流における選択された設計チェックは、観測されたBOBYQA--COBYLA--EI-BO順序を保存する。
論文 参考訳(メタデータ) (2026-08-19T13:27:15Z) - HAD: Combining Hierarchical Diffusion with Metric-Decoupled RL for End-to-End Driving [51.268878540511054]
我々は階層的拡散政策を備えたエンドツーエンドの計画フレームワークであるHADを提案する。
我々は,NAVSIMとHUGSIMの両方でHADが新たな最先端性能を実現することを示す。
論文 参考訳(メタデータ) (2026-04-04T04:12:47Z) - Advancing Automated Algorithm Design via Evolutionary Stagewise Design with LLMs [69.91297564489464]
EvoStageは、産業規模のアルゴリズム設計の厳密な要求とLLMベースのアルゴリズム設計のギャップを埋める新しい進化パラダイムである。
EvoStageは、アルゴリズム設計プロセスを逐次的に管理可能なステージに分解し、リアルタイム中間フィードバックを反復的に洗練されたアルゴリズム設計方向に統合する。
商用グレードの3Dチップ配置ツールにデプロイすると、EvoStageはオリジナルのパフォーマンス指標を大幅に上回り、記録破りの効率を達成する。
論文 参考訳(メタデータ) (2026-03-09T05:13:44Z) - ProAct: Agentic Lookahead in Interactive Environments [56.50613398808361]
ProActは、2段階のトレーニングパラダイムを通じて、エージェントが正確なルックアヘッド推論を内部化することを可能にするフレームワークである。
そこでは,環境に基づく探索から得られたトラジェクトリの微調整をエージェントが行うGLAD(Grounded LookAhead Distillation)を紹介する。
また,政策段階のアルゴリズムを改良する補助値推定器であるモンテカルロ批判(MC-Critic)を提案する。
論文 参考訳(メタデータ) (2026-02-05T05:45:16Z) - Benchmarking Generative AI Against Bayesian Optimization for Constrained Multi-Objective Inverse Design [0.15293427903448018]
本稿では,制約付き多目的回帰タスクを解くための生成可能な言語モデル(LLM)の性能について検討する。
最高の性能のLDM(Math-7B)は1.21の世代距離(GD)を達成した。
この知見は, 樹脂, レオロジー, 化学特性の定式化設計の最適化に, 直接工業的応用が期待できる。
論文 参考訳(メタデータ) (2025-10-29T10:37:09Z) - Generative Inverse Design: From Single Point Optimization to a Diverse Design Portfolio via Conditional Variational Autoencoders [0.0]
逆設計は、目標出力に対して最適なパラメータを求める。
本稿では,単一点最適化から生成的逆設計へのパラダイムシフトを提案する。
論文 参考訳(メタデータ) (2025-10-03T16:28:19Z) - Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。
評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。
その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
論文 参考訳(メタデータ) (2024-07-03T03:29:23Z) - ROMO: Retrieval-enhanced Offline Model-based Optimization [14.277672372460785]
データ駆動型ブラックボックスモデルベース最適化(MBO)の問題は、多くの実用的なアプリケーションシナリオで発生します。
検索強化オフラインモデルベース最適化(ROMO)を提案する。
ROMOは実装が簡単で、CoMBO設定における最先端のアプローチよりも優れている。
論文 参考訳(メタデータ) (2023-10-11T15:04:33Z) - Learning Regions of Interest for Bayesian Optimization with Adaptive
Level-Set Estimation [84.0621253654014]
本稿では,高信頼領域を適応的にフィルタするBALLETというフレームワークを提案する。
理論的には、BALLETは探索空間を効率的に縮小することができ、標準BOよりも厳密な後悔を示すことができる。
論文 参考訳(メタデータ) (2023-07-25T09:45:47Z) - An AI-Assisted Design Method for Topology Optimization Without
Pre-Optimized Training Data [68.8204255655161]
トポロジ最適化に基づくAI支援設計手法を提示し、最適化された設計を直接的に得ることができる。
設計は、境界条件と入力データとしての充填度に基づいて、人工ニューラルネットワーク、予測器によって提供される。
論文 参考訳(メタデータ) (2020-12-11T14:33:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。