論文の概要: RepTC: Representation-Aware Optimization for Efficient Traffic Classification on Edge IoT Devices

• arxiv url: http://arxiv.org/abs/2610.04784v1
• Date: Sat, 03 Oct 2026 21:53:01 GMT
• ステータス: 情報取得中
• システム内更新日: 2026-10-06 21:50:37.369447
• Title: RepTC: Representation-Aware Optimization for Efficient Traffic Classification on Edge IoT Devices
• Title（参考訳）: RepTC: エッジIoTデバイス上での効率的なトラフィック分類のための表現認識最適化
• Abstract要約: 本稿では,セッションレベルのトラフィック分類に対処する表現型ハードウェア制約戦略であるRepTCを提案する。 提案手法は、メモリ、モデルサイズ、計算に関するマイクロコントローラクラス制約を適用し、低消費電力エッジデバイスにデプロイ可能なコンパクトモデルを生成する。 その結果,表現認識による最適化は,競争力のある分類性能を維持しながら効率を向上できることがわかった。
• 参考スコア（独自算出の注目度）: 2.4779082385578337
• License:
• Abstract: Traffic classification (TC) is crucial to secure Internet of Things (IoT) networks, whose edge nodes often operate under privacy, bandwidth, and energy constraints. Yet, encrypted payloads and limited computing power make accurate, real-time TC a challenging task. Existing learning-based TC approaches often fix the input configuration a priori, even though it directly influences both predictive performance and computational cost. This paper presents RepTC, a representation-aware hardware-constrained strategy that addresses session-level TC through joint model and input optimization. The method co-optimizes network architecture, session length, and header preprocessing; this enables joint control of model complexity, input scale, and data representation within a unified resource-constrained design space. The proposed approach enforces microcontroller-class constraints on memory, model size, and computation, and yields compact models deployable on low-power edge devices. A gateway monitors traffic by aggregating sessions and either performs inference locally or offloads to a low-power edge node. Both scenarios are validated on heterogeneous embedded hardware, including a Raspberry Pi 3B+, STM32 Nucleo-F401RE, and XIAO ESP32-C3, spanning Cortex-A, Cortex-M, and RISC-V processor architectures; measured inference latency ranges from 0.63 to 18.59 ms, with MCU-side inference energy between 0.50 and 1.41 mJ per session. RepTC yields configurations that achieve high accuracy on a variety of established benchmarks: 96.21% on ISCX VPN-nonVPN, 99.62% on USTC-TFC2016, and 99.97% on Edge-IIoTset; at the same time, model size and computational requirements were reduced by up to three orders of magnitude compared with state-of-the-art methods. The results show that representation-aware optimization can improve efficiency while preserving competitive classification performance.
• Abstract（参考訳）: トラフィック分類(TC)は、エッジノードがプライバシ、帯域幅、エネルギー制約の下で運用されることの多いIoT(Internet of Things)ネットワークを保護するために不可欠である。 しかし、暗号化されたペイロードと限られた計算能力は、正確なリアルタイムTCを困難にしている。 既存の学習ベースのTCアプローチは、予測性能と計算コストの両方に直接的な影響を及ぼすが、入力構成を優先順位として固定することが多い。 本稿では,共同モデルと入力最適化によりセッションレベルTCに対処する,表現対応のハードウェア制約戦略であるRepTCを提案する。 この手法は、ネットワークアーキテクチャ、セッション長、ヘッダ前処理を協調的に最適化し、統一されたリソース制約設計空間内でのモデル複雑性、入力スケール、データ表現の結合制御を可能にする。 提案手法は、メモリ、モデルサイズ、計算に関するマイクロコントローラクラスの制約を適用し、低消費電力エッジデバイスにデプロイ可能なコンパクトモデルを生成する。 ゲートウェイはセッションを集約してトラフィックを監視し、ローカルで推論を行うか、低消費電力のエッジノードにオフロードする。 どちらのシナリオも、Raspberry Pi 3B+、STM32 Nucleo-F401RE、XIAO ESP32-C3、Cortex-A、Cortex-M、RISC-Vプロセッサアーキテクチャで検証されている。 RepTCは、ICCX VPN-nonVPNで96.21%、USTC-TFC2016で99.62%、Edge-IIoTsetで99.97%という、確立された様々なベンチマークで高い精度を達成している。 その結果,表現認識による最適化は,競争力のある分類性能を維持しながら効率を向上できることがわかった。

関連論文リスト

• Accelerating Unified Multimodal Models with Core-Expansion Routing and Unified Computation Scheduling [61.28599393707943]
  統一マルチモーダルモデルは、理解と生成を共同でサポートするが、トークン、レイヤ、生成タイムステップ間でかなりの冗長な計算を行う。 本稿では,タスク共有型コアスコアラと進行条件付き生成拡張を提案し,生成分解とクロスタスクコアアライメントを最適化した。 2つの代表的UMMアーキテクチャの実験では、両タスク間で一貫した品質改善が示され、98.03%の高密度な理解性能を維持し、エンドツーエンドの推論速度は1.93times$である。
  論文  参考訳（メタデータ） (2026-08-29T14:27:55Z)
• Silentflow: Leveraging Trusted Execution for Resource-Limited MPC via Hardware-Algorithm Co-design [6.998260344481881]
  我々はCOT生成における通信を排除するプロトコルであるSilentflowを紹介する。 エンドツーエンドのレイテンシとリソース要求のバランスをとり、最先端のプロトコルよりも39.51倍のスピードアップを実現しています。
  論文  参考訳（メタデータ） (2025-08-18T21:00:10Z)
• Efficient Traffic Classification using HW-NAS: Advanced Analysis and Optimization for Cybersecurity on Resource-Constrained Devices [1.3124513975412255]
  本稿ではハードウェア認識型ニューラルアーキテクチャサーチ(HW-NAS)により最適化されたハードウェア効率の高いディープニューラルネットワーク(DNN)を提案する。 リソース制約のあるIoT(Internet of Things)とエッジデバイス上でのセッションレベルの暗号化トラフィックの分類をサポートする。 最適化されたモデルは96.59%の精度で88.26Kのパラメータ、10.08MのFLOP、最大テンソルサイズは20.12Kである。
  論文  参考訳（メタデータ） (2025-06-12T21:37:45Z)
• Comparison of edge computing methods in Internet of Things architectures for efficient estimation of indoor environmental parameters with Machine Learning [0.0]
  室内環境品質(IEQ)パラメータを推定する軽量機械学習モデルを提案する。 その実装は、集中化された分散並列IoTアーキテクチャに基づいており、無線で接続されている。 MLモデルのトレーニングとテストは、小さな温度と照度データセットに焦点を当てた実験によって達成される。
  論文  参考訳（メタデータ） (2024-02-07T21:15:18Z)
• Latency-aware Unified Dynamic Networks for Efficient Image Recognition [72.8951331472913]
  LAUDNetは動的ネットワークの理論的および実用的な効率ギャップを橋渡しするフレームワークである。 3つの主要な動的パラダイム - 適応型計算、動的層スキップ、動的チャネルスキップ - を統合している。 これにより、V100,3090やTX2 GPUのようなプラットフォーム上で、ResNetのようなモデルの遅延を50%以上削減できる。
  論文  参考訳（メタデータ） (2023-08-30T10:57:41Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Multi-Exit Semantic Segmentation Networks [78.44441236864057]
  本稿では,最先端セグメンテーションモデルをMESSネットワークに変換するフレームワークを提案する。 パラメトリド早期出口を用いた特別訓練されたCNNは、より簡単なサンプルの推測時に、その深さに沿って保存する。 接続されたセグメンテーションヘッドの数、配置、アーキテクチャとエグジットポリシーを併用して、デバイス機能とアプリケーション固有の要件に適応する。
  論文  参考訳（メタデータ） (2021-06-07T11:37:03Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。