論文の概要: Trusted Hardware Acceleration for Malicious-Secure Function Secret Sharing
- arxiv url: http://arxiv.org/abs/2610.04818v1
- Date: Sat, 03 Oct 2026 23:51:12 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-11 08:39:04.215194
- Title: Trusted Hardware Acceleration for Malicious-Secure Function Secret Sharing
- Title（参考訳）: 悪意のある機能秘密共有のための信頼されたハードウェア高速化
- Abstract要約: 信頼されたGPU統合分散関数アクセラレータ(DFA)は、キーをローカルに生成して消費することによってキームーブメントを除去する。
悪意のあるホストやGPUは、共有を改ざんしたり、ワンタイムの素材をリプレイしたり、チェック後にバッファをスワップしたり、初期の出力をリクエストしたり、あるいはアクセラレータを偽のオラクルとして悪用したりすることができる。
本稿では、VIGOR-DFAを3つのメカニズムで、チェーンを承認された入力から承認された出力リリースまで保護する。
- 参考スコア（独自算出の注目度）: 14.837799887362294
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Function secret sharing (FSS) underlies two-party private inference and private information retrieval, with cost dominated by generating, moving and evaluating distributed point function (DPF) keys. A trusted GPU-integrated distributed function accelerator (DFA) removed key movement by generating and consuming keys locally, but tolerates only semi-honest adversaries. A malicious host or GPU can tamper with shares, replay one-time material, swap buffers after checking, request early outputs, or abuse the accelerator as a forgery oracle, while malicious FSS ships large authenticated keys or multiplies DPF work. We present VIGOR-DFA, protecting the chain from authorized input to authorized output release with three mechanisms: a fresh authentication epilogue using three field multiplications per DPF output, 3.8-4.0 times faster per gate than per-lane DPF tag trees; a freeze-before-challenge check of every opening with t = 3 independent MAC lanes over F_{2^61-1}; and a role-bound one-time resource ledger with a release guard, in a protected datapath beside the GPU L2 cache. We prove stand-alone static malicious security with abort in a protected-module model, with statistical error Q(2/p)^t approximately 2^-148 for Q less than or equal to 2^32 checked batches. Our DFA-calibrated model shows that, against dealer-based malicious FSS modeled after the protocol family of Shark, VIGOR-DFA removes 21.8-563 GB of per-query offline authenticated material and, mainly by generating it in-module, lowers LAN latency by 10.1-14.0 times (1.5-1.8 times excluding offline distribution) and energy by 3.0-3.9 times. Malicious security costs 2.5-3.5 times LAN latency over semi-honest DFA and 0.145 mm^2 at 7 nm. We have completed the verification of specifications and the functional CPU reference model, including GPU/RTL conformance verification, protected runtime evaluation, and deployment-related tests.
- Abstract（参考訳）: 関数秘密共有(FSS)は、分散ポイント関数(DPF)キーの生成、移動、評価に支配されるコストで、サードパーティのプライベート推論とプライベート情報検索の基盤となる。
信頼できるGPU統合分散関数アクセラレータ(DFA)は、キーをローカルに生成して消費することでキームーブメントを除去するが、半正直な敵のみを許容する。
悪意のあるホストやGPUは、共有を改ざんしたり、ワンタイムの素材をリプレイしたり、チェック後にバッファをスワップしたり、初期の出力を要求したり、アクセラレータを偽のオラクルとして悪用したりする。
VIGOR-DFAは,DPF出力あたりの3フィールド乗算を用いた新たな認証エピローグ,DPFタグツリー毎のゲート毎の3.8-4.0倍の高速化,F_{2^61-1}上のt = 3独立MACレーン毎の凍結前チェック,GPU L2キャッシュの横にある保護データパスにおけるロールバウンド1時間リソース台帳の3つのメカニズムを用いて,チェーンを承認された入力から承認出力リリースまで保護する。
統計的誤差Q(2/p)^tは2^32チェックバッチ以下のQに対して約2^-148である。
我々のDFA校正モデルは、シャークのプロトコルファミリをモデルとしたディーラーベースの悪意のあるFSSに対して、VIGOR-DFAは21.8-563GBのオフライン認証材料を除去し、主にインモジュールを生成することにより、LANレイテンシを10.1-14.0倍(オフライン配布を除く1.5-1.8倍)、エネルギーを3.0-3.9倍削減することを示している。
悪質なセキュリティは、半正直なDFAの2.5-3.5倍のLANレイテンシと7nmの0.145 mm^2である。
我々は、GPU/RTL適合性検証、保護されたランタイム評価、デプロイメント関連のテストを含む仕様の検証と機能的CPU参照モデルを完成させた。
関連論文リスト
- Decode-Latency Feedback Prefill: A Model-Free Controller and Its Generalization Limits [1.7396274240172123]
Decode-Latency Feedback Prefill (DLFP)を導入する。
我々は、DLFPをvLLMに実装し、オープンループのPoisson到着、正確なトークン会計、生要求トレース、NVIDIAテレメトリで評価する。
論文 参考訳（メタデータ） (2026-09-29T18:44:33Z) - Phase-Decoupled, Model-Calibrated Power Control for Disaggregated LLM Serving [1.249668212599889]
NVIDIAのMax-Q推論プロファイルを分離したB200システムにデプロイする。
エージェント負荷下でQwen3-Coder-480B (FP8) を提供する8x B200ノード上では、バランスの取れたモードは、+20.4%トークン/Jを+3.5%平均e2eで提供する。
論文 参考訳（メタデータ） (2026-09-10T06:23:37Z) - KORD: Breaking the Key-Generation Bottleneck in Dealerless FSS via Protocol--Hardware Co-Design [14.837799887362294]
本稿では, ディーラーレスFSS鍵生成のコストを劇的に削減するプロトコル-ハードウェアの共同設計である KORD を提案する。
KORDは生成プロトコルを再構築し、以前のディーラーレスプロトコルの相互作用を1ラウンドにまとめる。
ルート後分析プロジェクトでは、204MHzで毎秒1275万の32ビットDPFキーを21.5K LUTを使用しており、AESレーンの利用率は99.8%である。
論文 参考訳（メタデータ） (2026-08-31T07:37:01Z) - LMSM: LLM Security Framework Inspired by Linux Security Modules [56.93644694627783]
大規模言語モデル(LLM)は階層化されたディフェンスでデプロイされることが多いが、悪意のあるプロンプトはそれらをバイパスすることができる。
我々は,Language Model Security Modules (LMSM) という,Linux Security Modules (LSM) の背後にある分離を LLM サービスに適応させるセキュリティフレームワークを提案する。
論文 参考訳（メタデータ） (2026-08-26T12:13:05Z) - Autonomous Cyber Defense: Real-Time Attack Detection and Mitigation in Software-Defined Networks Using Machine Learning [78.29352305480285]
最近の侵入では、最初のアクセスと最初の横移動の間の間隔は27秒と短いことが観察されている。
本稿では,ソフトウェア定義ネットワークにおける攻撃をオペレーターの関与なしに検出・ブロックするクローズドループフレームワークを提案する。
論文 参考訳（メタデータ） (2026-08-22T18:38:39Z) - DSpark: Confidence-Scheduled Speculative Decoding with Semi-Autoregressive Generation [69.8840101036735]
投機的復号化はLarge Language Model (LLM)推論を加速させる。
最近の並列起草者は、1つの前方通過で長いトークン列を効率的に提案するが、トークン間の依存関係が欠如しているため、急速に受け入れが低下する。
我々はDSparkという投機的復号化フレームワークを導入し、高いスループットの並列生成を適応的かつロードアウェアな検証と統合する。
論文 参考訳（メタデータ） (2026-07-06T14:28:06Z) - ML Defender (aRGus NDR): An Open-Source Embedded ML NIDS for Botnet and Anomalous Traffic Detection in Resource-Constrained Organizations [0.0]
本稿では,C++20で構築された,150-200 USDのコモディティハードウェア上にデプロイ可能なオープンソースのネットワーク侵入検知システムを提案する。
ML Defenderは、eBPF/XDPパケットキャプチャ、ZeroMQトランスポート、Protocol Buffersシリアライゼーションの6成分パイプラインを実装している。
Ransomware Threat Winsポリシーは、ML推論を用いて両方のスコアの最大演算を選択し、偽陽性を抑える。
論文 参考訳（メタデータ） (2026-04-03T05:20:13Z) - Governing Dynamic Capabilities: Cryptographic Binding and Reproducibility Verification for AI Agent Tool Use [0.0]
既存のセキュリティレイヤでは、AIエージェントに何ができるか、それが主張するものを実行したのか、マルチエージェントインタラクションで何が起きたのかを検証できない。
既存のフレームワークはこれら2つを詳述し、サイレントな能力のエスカレーションを可能にし、検証済みの証明なしに相互作用を残す。
我々は3つのエージェントガバナンス要件を導出する:能力の完全性(G1)、行動の妥当性(G2)、相互作用監査性(G3)。
基本(Ed25519, SHA-256; 97 us verify)と拡張(BBS+選択開示、Groth16 DV-SNARK; 13.8 ms)の2つの暗号に依存しないインスタンス化で検証する。
論文 参考訳（メタデータ） (2026-03-15T11:46:57Z) - TPLA: Tensor Parallel Latent Attention for Efficient Disaggregated Prefill and Decode Inference [48.40143137402824]
MLA(Multi-Head Latent Attention)は、キー値の状態を低ランクの潜在ベクトルに圧縮し、このベクトルだけをキャッシュしてメモリを減少させる。
しかし、テンソル並列性(TP)では、アテンションヘッドは複数のデバイスにまたがって計算され、各デバイスはフルキャッシュをロードしなければならない。
本稿では,潜在表現と各頭部の入力次元をデバイス間で分割し,シャード毎に独立して注目を行い,結果を全再現と組み合わせる方式であるTPLAを提案する。
論文 参考訳（メタデータ） (2025-08-21T15:25:40Z) - FFSplit: Split Feed-Forward Network For Optimizing Accuracy-Efficiency
Trade-off in Language Model Inference [57.119047493787185]
本稿では、異なるハードウェア上で、モデルサイズを43.1%削減し、1.25sim1.56times$wall clock time speedupを無視できる精度低下で実現する方法を示す。
実際、本手法では、異なるハードウェア上で、モデルサイズを43.1%削減し、1.25sim1.56Times$wall clock time speedupを無視できる精度で実現している。
論文 参考訳（メタデータ） (2024-01-08T17:29:16Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。