論文の概要: Efficient and Implementation-Hardened RBLWE on Commodity Cortex-M Microcontrollers

• arxiv url: http://arxiv.org/abs/2610.07820v1
• Date: Tue, 06 Oct 2026 06:14:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-08 02:58:29.840081
• Title: Efficient and Implementation-Hardened RBLWE on Commodity Cortex-M Microcontrollers
• Title（参考訳）: コモディティ・コルテックス-MマイクロコントローラにおけるRBLWEの効率と実装
• Abstract要約: 本稿では,コモディティARM Cortex-M33マイクロコントローラ上でのRing Binary Learning暗号のISA高速化と実装ベースライン実現について述べる。 同じコアのコールドスタートスピードアップは、スカラーエントロピー上の鍵生成、暗号化、復号のための$4.06times$、$3.35times$、$3.01times$である。 その結果,市販マイクロコントローラにおけるRWEの実用的高速化・セキュリティトレードオフが示された。
• 参考スコア（独自算出の注目度）: 0.688204255655161
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Efficient post-quantum cryptography on resource-constrained Internet-of-Things (IoT) devices requires implementations that exploit the target processor architecture while resisting practical implementation attacks. This paper presents an ISA-accelerated and implementation-hardened realization of Ring Binary Learning with Errors (RBLWE) encryption on a commodity ARM Cortex-M33 microcontroller. Packing four 8-bit polynomial coefficients into the byte lanes of a 32-bit register and processing them with SIMD-style instructions, together with a packed message codec, accelerates encryption and decryption, while a buffered hardware-TRNG entropy source drawn from the on-die Secure Element drives the key-generation gain. Together these give same-core cold-start speedups of $4.06\times$, $3.35\times$, and $3.01\times$ for key generation, encryption, and decryption over a scalar baseline, and $3.52\times$/$3.18\times$ lower encryption/decryption cycle counts than a reference Cortex-M0 implementation. On top of this accelerated core, we add four staged countermeasures: constant-time execution, fault hardening against zeroing, random-corruption, and instruction-skip faults, a Fujisaki-Okamoto (FO)-style CCA2 transform, and first-order shared (masked) CPA decryption, reporting each layer's cost individually. Binary-level inspection confirms these countermeasures survive compilation and identifies a compiler-induced masking flaw resolved with a hand-written assembly replacement. Dudect-style timing tests, debugger-assisted fault-injection campaigns, and component-level TVLA then provide implementation-level evidence for the staged protections. The results demonstrate a practical acceleration-security tradeoff for RBLWE on off-the-shelf microcontrollers and reusable architecture-aware techniques for lightweight post-quantum implementations.
• Abstract（参考訳）: リソース制約のあるIoT(Internet-of-Things)デバイス上での効率的なポスト量子暗号は、実用的な実装攻撃に抵抗しながら、ターゲットプロセッサアーキテクチャを利用する実装を必要とする。 本稿では,コモディティARM Cortex-M33マイクロコントローラ上でのRing Binary Learning with Errors(RBLWE)暗号のISA高速化と実装強化を実現する。 32ビットレジスタのバイトレーンに4つの8ビット多項式係数を詰め込み、SIMDスタイルの命令で処理し、メッセージコーデックを詰め込み、暗号化と復号化を加速する一方、オンディーのSecure Elementから引き出されたバッファリングされたハードウェア-TRNGエントロピーソースは鍵生成ゲインを駆動する。 同じコアのコールドスタートスピードアップは$4.06\times$、$3.35\times$、$3.01\times$のキー生成、暗号化、復号化、$3.52\times$/$3.18\times$のCortex-M0実装よりも低い暗号化/復号化サイクル数である。 この高速化されたコアの上に、一定時間実行、ゼロ化に対する障害硬化、ランダム破壊、命令スキップ障害、藤崎大本型CCA2変換、および1次共有(マスケ)CPA復号の4つの対策を追加し、各レイヤのコストを個別に報告する。 バイナリレベルの検査は、これらの対策がコンパイルを継続し、手書きのアセンブリ置換で解決されたコンパイラによるマスキング欠陥を特定する。 Dudectスタイルのタイミングテスト、デバッガ支援のフォールトインジェクションキャンペーン、そしてコンポーネントレベルのTVLAは、ステージドプロテクションの実装レベルエビデンスを提供する。 その結果,市販マイクロコントローラ上でのRBLWEの高速化・セキュリティトレードオフと,軽量な後量子実装のための再利用可能なアーキテクチャ認識技術が実証された。

関連論文リスト

• SimSD: Simple Speculative Decoding in Diffusion Language Models [61.33773959352141]
  拡散大言語モデル (dLLMs) は、並列またはブロックワイド復号による高速な推論を提供する。 彼らのマスク付き言語モデリングの定式化は、標準的なトークンレベルの投機的復号法とは相容れないままである。 我々は,dLLMに時間的に有効なトークンレベルのコンテキストを付与する,SimSDと呼ばれるdLLMの投機的復号アルゴリズムを提案する。 提案手法は,平均生成品質を維持しつつ,最大7.46倍高い復号スループットを実現する。
  論文  参考訳（メタデータ） (2026-06-01T17:46:46Z)
• ENSI: Efficient Non-Interactive Secure Inference for Large Language Models [10.82684192498215]
  大規模言語モデル(LLM)のための新しいセキュア推論フレームワークであるENSIを提案する。 ENSI は CKKS スキームを軽量 LLM 変種 BitNet とシームレスに統合する最適化された符号化方式を採用している。 本稿では,行列乗算の約8倍の高速化と,CPU上でのソフトマックス推論の2.6倍の高速化を実現することを実証する。
  論文  参考訳（メタデータ） (2025-09-11T13:04:22Z)
• Lightweight Fault Detection Architecture for NTT on FPGA [0.8793721044482612]
  ポスト量子暗号(PQC)アルゴリズムは数学的に安全であり、量子攻撃に耐性がある。 天然の欠陥や意図的な障害注入のために、ハードウェア実装の機密情報を漏洩することができる。 本研究は,軽量で効率的な再計算に基づく故障検出モジュールを提案する。
  論文  参考訳（メタデータ） (2025-08-05T04:23:50Z)
• R-Stitch: Dynamic Trajectory Stitching for Efficient Reasoning [80.104336426172]
  CoT(Chain-of- Thought)は、大規模言語モデルの問題解決能力を高める。 CoTは長い自己回帰軌道のためにかなりの推論コストを発生させる。 トレーニング不要なハイブリッドデコーディングフレームワークであるR-Stitchを紹介する。
  論文  参考訳（メタデータ） (2025-07-23T08:14:36Z)
• Towards Effective and Efficient Non-autoregressive Decoding Using Block-based Attention Mask [74.64216073678617]
  AMDはアテンションマスクを用いて隠された出力ラベルの連続ブロック内で並列NAR推論を行う。 ビームサーチアルゴリズムは、CTC、ARデコーダ、AMD確率の動的融合を利用するように設計されている。 LibriSpeech-100hrコーパスの実験では、AMDモジュールを組み込んだトリパルタイトデコーダが最大1.73倍のデコード速度比を生み出すことを示唆している。
  論文  参考訳（メタデータ） (2024-06-14T13:42:38Z)
• SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
  本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。 SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。 実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
  論文  参考訳（メタデータ） (2023-09-27T05:19:32Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。